耦合與退耦

耦合：指信號由第一級向第二級傳遞的過程，一般不加注明時往往是指交流耦合。

退耦：是指對電源采取進一步的濾波措施，去除兩級間信號通過電源互相干擾的影響。耦合常數是指耦合電容值與第二級輸入阻抗值乘積對應的時間常數。

退耦有三個目的

1、將電源中的高頻紋波去除，將多級放大器的高頻信號通過電源相互串擾的通路切斷。

2、大信號工作時，電路對電源需求加大，引起電源波動，通過退耦降低大信號時電源波動對輸入級/高電壓增益級的影響。

3、形成懸浮地或是懸浮電源，在復雜的系統中完成各部分地線或是電源的協調匹配。

有源器件在開關時產生的高頻開關噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播和將噪聲引導到地。

(摘引自倫德全《電路板級的電磁兼容設計》一文，該論文對噪聲耦和路徑、去耦電容和旁路電容的使用都講得不錯。請參閱。)

干擾的耦合方式

干擾源產生的干擾信號是通過一定的耦合通道對電控系統發生電磁干擾作用的。干擾的耦合方式無非是通過導線、空間、公共線等作用在電控系統上。分析下來主要有以下幾種：

直接耦合

這是干擾侵入最直接的方式，也是系統中存在最普遍的一種方式。如干擾信號通過導線直接侵入系統而造成對系統的干擾。對這種耦合方式，可采用濾波去耦的方法有效地抑制電磁干擾信號的傳入。

公共阻抗耦合

這也是常見的一種耦合方式。常發生在兩個電路的電流有共同通路的情況。公共阻抗耦合有公共地和電源阻抗兩種。防止這種耦合應使耦合阻抗趨近于零、使干擾源和被干擾對象間沒有公共阻抗。

電容耦合

又稱電場耦合或靜電耦合，是由于分布電容的存在而產生的一種耦合方式。

電磁感應耦合

又稱磁場耦合。是由于內部或外部空間電磁場感應的一種耦合方式，防止這種耦合的常用方法是對容易受干擾的器件或電路加以屏蔽。

輻射耦合

電磁場的輻射也會造成干擾耦合，是一種無規則的干擾。 這種干擾很容易通過電源線傳到系統中去。 另當信號傳輸線較長時，它們能輻射干擾波和接收干擾波，稱為大線效應。

漏電耦合

所謂漏電耦合就是電阻性耦合，這種干擾常在絕緣降低時發生。

電容的選擇

去耦電容一般容量比較大，也就是避免噪聲耦合到其他部分的意思;旁路電容容量小，提供低阻抗的噪聲回流路徑。其實這種說法也可以算沒有什么大錯誤，其實decouple和bypass從根本上來說沒有任何區別，兩者在稱謂上可以互換。兩者的作用低俗一點說：當電源用。

所謂噪聲其實就是電源的波動，電源波動來自于兩個方面：電源本身的波動，負載對電流需求變化和電源系統相應能力的差別帶來的電壓波動。而去耦和旁路電容都是相對負載變化引起的噪聲來說。所以他們兩個沒有必要做區分。

而且實際上電容值的大小，數量也是有理論根據可循的，如果隨意選擇，可能會在某些情況下遇到去耦電容(旁路)和分布參數發生自激振蕩的情況。所以真正意義上的去耦和旁路都是根據負載和供電系統的實際情況來說的。沒有必要去做區分，也沒有本質區別。

電容是板卡設計中必用的元件，其品質的好壞已經成為我們判斷板卡質量的一個很重要的方面。

電容的功能和表示方法

由兩個金屬極，中間夾有絕緣介質構成。電容的特性主要是隔直流通交流，因此多用于級間耦合、濾波、去耦、旁路及信號調諧。電容在電路中用“C”加數字表示，比如C8，表示在電路中編號為8的電容。

電容的分類

電容按介質不同分為：氣體介質電容，液體介質電容，無機固體介質電容，有機固體介質電容電解電容。

按極性分為：有極性電容和無極性電容。

按結構可分為：固定電容，可變電容，微調電容。

電容的容量

電容容量表示能貯存電能的大小。電容對交流信號的阻礙作用稱為容抗，容抗與交流信號的頻率和電容量有關，容抗XC=1/2πf c (f表示交流信號的頻率，C表示電容容量)。

電容的容量單位和耐壓

電容的基本單位是F(法)，其它單位還有：毫法(mF)、微法(uF)、納法(nF)、皮法(pF)。由于單位F 的容量太大，所以我們看到的一般都是μF、nF、pF的單位。換算關系：1F=1000000μF，1μF=1000nF=1000000pF。每一個電容都有它的耐壓值，用V表示。

一般無極電容的標稱耐壓值比較高有：63V、100V、160V、250V、400V、600V、1000V等。有極電容的耐壓相對比較低，一般標稱耐壓值有：4V、6.3V、10V、16V、25V、35V、50V、63V、80V、100V、220V、400V等。

電容的標注方法和容量誤差

電容的標注方法分為：直標法、色標法和數標法。對于體積比較大的電容，多采用直標法。如果是0.005，表示0.005uF=5nF。如果是5n，那就表示的是5nF。

數標法：一般用三位數字表示容量大小，前兩位表示有效數字，第三位數字是10的多少次方。如：102表示10x10x10 PF=1000PF，203表示20x10x10x10 PF。nn色標法，沿電容引線方向，用不同的顏色表示不同的數字，第一、二種環表示電容量，第三種顏色表示有效數字后零的個數(單位為pF)。顏色代表的數值為：黑=0、棕=1、紅=2、橙=3、黃=4、綠=5、藍=6、紫=7、灰=8、白=9。

電容容量誤差用符號F、G、J、K、L、M來表示，允許誤差分別對應為±1%、±2%、±5%、±10%、±15%、±20%。

電容的正負極區分和測量

電容上面有標志的黑塊為負極。在PCB上電容位置上有兩個半圓，涂顏色的半圓對應的引腳為負極。也有用引腳長短來區別正負極長腳為正，短腳為負。

當我們不知道電容的正負極時，可以用萬用表來測量。電容兩極之間的介質并不是絕對的絕緣體，它的電阻也不是無限大，而是一個有限的數值，一般在1000兆歐以上。電容兩極之間的電阻叫做絕緣電阻或漏電電阻。只有電解電容的正極接電源正(電阻擋時的黑表筆)，負端接電源負(電阻擋時的紅表筆)時，電解電容的漏電流才小(漏電阻大)。反之，則電解電容的漏電流增加(漏電阻減小)。

這樣，我們先假定某極為“+”極，萬用表選用R*100或R*1K擋，然后將假定的“+”極與萬用表的黑表筆相接，另一電極與萬用表的紅表筆相接，記下表針停止的刻度(表針靠左阻值大)，對于數字萬用表來說可以直接讀出讀數。然后將電容放電(兩根引線碰一下)，然后兩只表筆對調，重新進行測量。兩次測量中，表針最后停留的位置靠左(或阻值大)的那次，黑表筆接的就是電解電容的正極。

電容使用的一些經驗及四個誤區

一些經驗

在電路中不能確定線路的極性時，建議使用無極電解電容。通過電解電容的紋波電流不能超過其充許范圍。如超過了規定值，需選用耐大紋波電流的電容。電容的工作電壓不能超過其額定電壓。在進行電容的焊接的時候，電烙鐵應與電容的塑料外殼保持一定的距離，以防止過熱造成塑料套管破裂。并且焊接時間不應超過10秒，焊接溫度不應超過260攝氏度。

四個誤區

(1)電容容量越大越好。

很多人在電容的替換中往往愛用大容量的電容。我們知道雖然電容越大，為IC提供的電流補償的能力越強。且不說電容容量的增大帶來的體積變大，增加成本的同時還影響空氣流動和散熱。關鍵在于電容上存在寄生電感，電容放電回路會在某個頻點上發生諧振。

在諧振點，電容的阻抗小。因此放電回路的阻抗最小，補充能量的效果也最好。但當頻率超過諧振點時，放電回路的阻抗開始增加，電容提供電流能力便開始下降。電容的容值越大，諧振頻率越低，電容能有效補償電流的頻率范圍也越小。從保證電容提供高頻電流的能力的角度來說，電容越大越好的觀點是錯誤的，一般的電路設計中都有一個參考值的。

(2)同樣容量的電容，并聯越多的小電容越好。

耐壓值、耐溫值、容值、ESR(等效電阻)等是電容的幾個重要參數，對于ESR自然是越低越好。ESR與電容的容量、頻率、電壓、溫度等都有關系。當電壓固定時候，容量越大，ESR越低。在板卡計中采用多個小電容并連多是出與PCB空間的限制，這樣有的人就認為，越多的并聯小電阻，ESR越低，效果越好。理論上是如此，但是要考慮到電容接腳焊點的阻抗，采用多個小電容并聯，效果并不一定突出。

(3)ESR越低，效果越好。

結合我們上面的提高的供電電路來說，對于輸入電容來說，輸入電容的容量要大一點。相對容量的要求，對ESR的要求可以適當的降低。因為輸入電容主要是耐壓，其次是吸收MOSFET的開關脈沖。對于輸出電容來說，耐壓的要求和容量可以適當的降低一點。

ESR的要求則高一點，因為這里要保證的是足夠的電流通過量。但這里要注意的是ESR并不是越低越好，低ESR電容會引起開關電路振蕩。而消振電路復雜同時會導致成本的增加。板卡設計中，這里一般有一個參考值，此作為元件選用參數，避免消振電路而導致成本的增加。

(4)好電容代表著高品質

“唯電容論”曾經盛極一時，一些廠商和媒體也刻意的把這個事情做成一個賣點。在板卡設計中，電路設計水平是關鍵。和有的廠商可以用兩相供電做出比一些廠商采用四相供電更穩定的產品一樣，一味的采用高價電容，不一定能做出好產品。衡量一個產品，一定要全方位多角度的去考慮，切不可把電容的作用有意無意的夸大。

上拉與下拉

上拉電阻

? 當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低于CMOS電路的最低高電平(一般為3.5V)，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

? OC門電路必須加上拉電阻，才能使用。

? 為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

? 在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。

? 芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

? 提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

? 長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則

從節約功耗及芯片的灌電流能力考慮應當足夠大;電阻大，電流小。

從確保足夠的驅動電流考慮應當足夠小;電阻小，電流大。

對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮。

以上三點，通常在1k到10k之間選取，對下拉電阻也有類似道理。

選擇上拉電阻和下拉電阻的主要考慮因素

對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

驅動能力與功耗的平衡

以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。

下級電路的驅動需求

同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

高低電平的設定

不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

頻率特性以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

下拉電阻的設定的原則和上拉電阻是一樣的。

舉例說明

OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA，設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)，2V(高電平門限值)。

選上拉電阻時：500uA x 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。

當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。

設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了(否則多余的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了)。

審核編輯：湯梓紅