以前看到過官網(wǎng)提供excel類型的IO BANK的示意圖，但是后來找不到了，就自己從軟件里面生成吧，看上去都差不多，而且還附帶解釋圖，挺好的。

FPGA Type: Cyclone V - 5CEFA7F27C6

Software: Quartus II 13.0 sp1

Steps

目前為前期評(píng)估階段，需要對(duì)I/O的資源按照不同的BANK處理，針對(duì)一些I/O的特殊功能，及數(shù)量需求，對(duì)PCB板子布局等進(jìn)行整體的規(guī)劃。

PIN PLANNER

按照新建工程的向?qū)В陆üこ獭＿@里默認(rèn)已經(jīng)選好指定FPGA型號(hào)了，在新建工程中選擇已選型號(hào)的FPGA。

選擇菜單欄Assignments

選擇Pin Planner

出現(xiàn)Pin Planner 對(duì)話框：

最大區(qū)域中的 Top View - Wire Bond 即為標(biāo)注有不同BANK的IO區(qū)域分布。

Tool Bar

工具欄中有顯示的選項(xiàng)以供點(diǎn)擊，也可通過菜單欄View--> show進(jìn)行選擇，詳情見如下示意：

簡(jiǎn)單介紹幾個(gè)Tool Bar 的按鈕：

Show Differential Pin Pair Connection： 可以觀察差分線的使用情況

Pin Legend Window：可以看到不同符號(hào)Pin對(duì)應(yīng)的功能定義，一般的圓形為用戶IO；三角形向上為power，向下為GND；正方形為clock；五邊形為special configure；叉號(hào)為no connect。

Enable Live I/O check：可以檢查IO的電氣特征

Print

可以把IO BANK VIEW打印出來，注意打印的時(shí)候設(shè)置，這里頁(yè)面默認(rèn)為A3的，需要根據(jù)打印機(jī)的設(shè)備進(jìn)行調(diào)整，打印出來包含Pin Legend的List：

也可以打印為PDF檔，供在PC上進(jìn)行查看，需要注意黑白打印出來的顏色等級(jí)可能會(huì)混在一起，所以不好看到IO BANK的分界，如果有條件，建議彩色打印。

IO COUNT

放大IO BANK VIEW會(huì)看到對(duì)于每個(gè)BANK 還會(huì)有詳細(xì)的已使用和未使用的IO 計(jì)數(shù)。

再仔細(xì)一看，在每一個(gè)Pin上還會(huì)有Pin Assignment，這個(gè)軟件設(shè)計(jì)時(shí)非常到位的。

I/O Distribute

因?yàn)槊總€(gè)BANK的Pin COUNT 并不是一致的，而且功能也是有特殊限制的，需要根據(jù)設(shè)計(jì)使用的資源，來對(duì)IO BANK進(jìn)行合理的分配。

先從I/O COUNT上進(jìn)行考慮，比如本設(shè)計(jì)需要使用3顆SDRAM，地址線復(fù)用，數(shù)據(jù)線不復(fù)用；這樣計(jì)算地址線一共16，數(shù)據(jù)線一共 12*3 ，這一起就52個(gè)IO了，再加上其他控制PIN 10*3 ，一共80 PIN +，這樣就只能選擇BANK 7或者BNAK 4了；

根據(jù)PLL的分布區(qū)域，要適當(dāng)?shù)倪x擇的區(qū)域，需要倍頻的模塊優(yōu)先使用；

需要mini LVDS信號(hào)輸出，那么要看IO口定義，哪些可以輸出差分信號(hào)，需要注意差分信號(hào)的時(shí)鐘分布是固定的，需要結(jié)合差分時(shí)鐘來進(jìn)行差分輸出的BANK；

需要注意每個(gè)BANK的電壓是該BANK內(nèi)的VCCIO來決定的，結(jié)合IO輸出能力，需要對(duì)不同BANK提供不同的VCCIO；

After All

IO 分配問題還需要單獨(dú)列出來，這里主要講述怎么使用 Pin Planner 工具。