精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Multi-bit Flip Flop(MBFF)修復技巧

jf_tpHP8OJR ? 來源:集成電路設計及EDA教程 ? 作者:Horizon Qiao ? 2022-11-09 10:31 ? 次閱讀

適用場景:

對于一些Timing比較Critical的Path,如果發現上面有一些Multi-bit Flip Flop(MBFF),那么可以考慮用這種方式來修復。

比如Startpoint是一個MBFF,從它開始的很多Path都有Setup的違反,那么可能就是由于它被MBFF給Merge了,使得它通過Useful skew來解Timing就不是那么的靈活。

因此可以對Startpoint來設置禁用MBFF merge來解決,可能因此很多Path的Setup違反都被解決了。但是如果只用這種方式的話,Timing不一定會有所改善,可以再搭配Path Group + Path margin(Innovus里面叫slack adjustment)來優化。

如果一個模塊或者子模塊里面的很多Path都有上面的問題,Timing都比較Critical,那么可以對它們來應用Path Group + Weight的方式來修復,如果它們中很多Startpoint/Endpoint又出現在MBFF里面,那么可以再禁用它們的MBFF merge。

可以在Merge之前的Design database(比如Floorplan的DB)中抓出它們的名字,然后去設置Disable MBFF merge,為了不對功耗有太大的影響,設置的Cell越精確越好(比如抓取所屬的最小的子模塊里面的sequential cell),可以統計一下它們的數目,不要太大了。

提示:當然,如果你對功耗的要求不是很高的話,甚至可以完全不用MBFF的功能。

[DEV]ilmView 4> redirect disable_mbff_regs.rpt {foreach_in_collection cell [get_cells aaa/bbb/ccc/sub_d/* -filter "is_sequential"] {puts "[get_object_name $cell]"}}

[DEV]ilmView 5> sizeof_collection [get_cells aaa/bbb/ccc/sub_d/* -filter "is_sequential"]

791

優化前后結果對比:

Run WNS/TNS/FEP Power MBFF ratio
Default -100ps/-1.584ns/216 122.585mW 70.443%
Default + disable MBFF + Path Group + Weight + Path margin -29ps/-0.573ns/137 122.408mW 70.103%
Default + Path Group + Weight + Path margin -57ps/-0.876ns/162 122.949mW 70.242%

可以看到,在加了Path Group以及Weight和Path margin之后,Timing改善了很多,在Disable了791個特定Register之后,Timing又得到了進一步的改善,TNS已經降低為了原來的1/3,WNS也是如此。

且MBFF的Ratio并未降低太多,Power與原來的相比變化不大,甚至還稍微低一點。

因此這兩種方式對于解決Timing問題都是可以的,額外使用Disable MBFF的方案對于Timing會更有幫助。

注意:經過實驗發現,僅僅Disable 一些指定的MBFF,不搭配Path Group + Weight + Path margin的話,Timing改善可能不大,甚至可能會出現Timing變差的情況,因此最好一起使用。

如下是Place階段的數據對比:

Run WNS/TNS/FEP
Default -59ps/-16.176ns/1289
Default+ Disable MBFF -61ps/-22.452ns/1329







審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5325

    瀏覽量

    120052
  • Flip
    +關注

    關注

    0

    文章

    8

    瀏覽量

    9810

原文標題:Timing修復技巧(一) - 禁用MBFF + Path Group + weight + Path margin

文章出處:【微信號:集成電路設計及EDA教程,微信公眾號:集成電路設計及EDA教程】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FreePDK 45nm 的一個 Flip-Flop 的面積是多少μm^2

    FreePDK 45nm 的一個 Flip-Flop 的面積是多少μm^2有償(50米)
    發表于 03-05 19:48

    u-boot讀取數據時打印nand: bit-flip corrected @oob=0,請問為什么每個頁都在oob[0]發生位翻轉?

    是S34ML08G101TF100啟動后不斷打印nand: bit-flip corrected @oob=0這里應該是正在讀取nand中的環境變量,問題是每個頁都在oob[0]發生位翻轉???并且執行save命令是正常
    發表于 06-20 02:10

    t-flip-flop怎么知道初始狀態?

    T觸發器保證在初始狀態=0時加電嗎?為什么沒有在數據表中提到? 以上來自于百度翻譯 以下為原文Is the t-flip-flop guaranteed to power up
    發表于 12-05 14:28

    怎么用NICE接口讀取FPGA上FLIP-FLOP中的數據?

    FPGA的片上存儲資源主要是分布式的RAM以及FLIP-FLOP觸發器,目前想做的是視覺追蹤相關的作品,想用FLIP-FLOP例化為RAM對部分圖像進行緩存(擔心讀RAM速度不夠快),但是不知道
    發表于 08-16 08:25

    SN74ALVCH162374,pdf(16-BIT EDG

    This 16-bit edge-triggered D-type flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    發表于 07-26 18:07 ?8次下載

    SN74ALVCH16374,pdf(16-BIT EDGE

    This 16-bit edge-triggered D-type flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    發表于 07-26 18:14 ?18次下載

    SN74ALVCH16821,pdf(3.3-V 20-BI

    This 20-bit bus-interface flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    發表于 07-26 18:21 ?24次下載

    SN74AUCH32374,pdf(32-BIT EDGE-

    This 32-bit edge-triggered D-type flip-flop is operational at 0.8-V to 2.7-V VCC, but is designed
    發表于 07-27 15:07 ?18次下載

    SN74LVCH32374A,pdf(32-Bit Edge

    This 32-bit edge-triggered D-type flip-flop is designed for 1.65-V to 3.6-V VCC operation.
    發表于 07-27 16:20 ?13次下載

    SN74F174A,pdf(Hex D-Type Flip-

    This monolithic, positive-edge-triggered flip-flop utilizes TTL circuitry to implement D-type flip-flop logic with a direct clear (
    發表于 07-29 15:38 ?11次下載

    TLC59210,pdf(8-Bit DMOS Sink D

    The TLC59210 is an 8-bit flip-flop driver for LED and solenoid with Schmitt-trigger buffers
    發表于 11-03 00:00 ?10次下載

    鎖存器Latch和觸發器Flip-flop有何區別

    本文首先介紹了鎖存器Latch結構和鎖存器latch的優缺點,其次介紹了觸發器Flip-flop的結構與優缺點,最后介紹了鎖存器Latch和觸發器Flip-flop兩者之間的區別。
    的頭像 發表于 04-18 14:10 ?13.2w次閱讀
    鎖存器Latch和觸發器<b class='flag-5'>Flip-flop</b>有何區別

    低功耗設計之multi-bit cell技術簡介

    所謂multi-bit cell,可以理解成把多個完全相同的cell合并在一個cell里,如下圖所示,集成2bitmulti-bit cell的clock inverter是共享的,那么可以節省2個clock inverter
    的頭像 發表于 02-12 10:52 ?4730次閱讀

    芯片設計里的Multi-Bit FF方法討論

    在現代的芯片設計里邊,工程師在優化功耗和面積上無所不有其極,這里討論的multi-bit FF 就是其中的一種方法或者稱之為一種流程。
    的頭像 發表于 05-08 09:34 ?1503次閱讀
    芯片設計里的<b class='flag-5'>Multi-Bit</b> FF方法討論

    芯片設計里的Multi-Bit FF探究

    在現代的芯片設計里邊,工程師在優化功耗和面積上無所不有其極,這里討論的multi-bit FF 就是其中的一種方法或者稱之為一種流程。
    發表于 06-09 16:57 ?1429次閱讀
    芯片設計里的<b class='flag-5'>Multi-Bit</b> FF探究