精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SystemVerilog中的Unpacked Unions

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:芯片驗證工程師 ? 2022-11-11 09:33 ? 次閱讀

unpacked union中各個成員的大小可以是不同的。

舉一個例子

 typedef Union {
 logic [5:0] a;
 logic [3:0] b;
 logic c;
 } myUnionType
 myUnionType myUnion;

上面的union成員大小都是不同的,這個union整體的大小取決于其中size最大的成員,如下圖示例:

logic [5:0] a

c4d9bdb0-6111-11ed-8abf-dac502259ad0.png

再看一下unpacked union中存在struct成員內存分配的示例:

typedef struct packed {
 bit [3:0] s1;
 bit s2;
 } myStruct;
 typedef union {
 logic [7:0] u1;
 myStruct b2;
 } mUnionT;
 mUnionT Union1;

對于這個union,最大 size的成員是“logic [7:0]
b1.”所以,這個union整體的大小是

c501a5f0-6111-11ed-8abf-dac502259ad0.png

對于一個union,如果你寫入成員1,再讀取成員2,實際上你讀取的就是剛剛寫入的成員1,這恰恰也說明了union的本質,即同一個物理存儲實體。

module union_example;
 logic [31:0] x;
 typedef union { 
 int a;
 byte b;
 bit [15:0] c;
 } data;
 data d1;
 initial begin
 d1.a = 32'h ffff_ffff; //write to d1.a
 x = d1.b; //read from d1.b
 $display("x = %h",x);
 d1.b = 8'h 01; //write to d1.b
 x = d1.a; //read from d1.a
 $display("x = %h",x);
 d1.c = 16'h 1010; //write to d1.c
 x = d1.a; //read from d1.a
 $display("x = %h",x);
 end
 endmodule

仿真log:

x = ffffffff
x = 00000001
x = 00001010
 V C S S i m u l a t i o n R e p o r t

上面的例子聲明了一個unpacked union “data.”,然后例化了一個data 類型的數據"d1"

在initial語句塊中,我們首先寫入union中的成員“int a”:

d1.a = 32'h ffff_ffff; //write to d1.a

注意,此時我們沒有向“d1.b”寫入任何內容。但既然union只有一個物理存儲實體,所以這些成員具有相同的值。所以,當我們從" d1 "讀取數據b

 x = d1.b; //read from d1.b

仿真log會打印

x = ffffffff

反之亦然,當我們向b寫入數據,數據也會反映到a上。

d1.b = 8'h 01; //write to d1.b

此時a會打印:

x = 00000001

成員c的寫入同樣也會反映到成員a,如打印log所示。

這再次表明union中的所有成員共享一個物理存儲空間,對于RTL的可綜合性,要求這些成員的大小相同。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    28

    文章

    1345

    瀏覽量

    109995
  • System
    +關注

    關注

    0

    文章

    165

    瀏覽量

    36887
  • union
    +關注

    關注

    0

    文章

    10

    瀏覽量

    4253

原文標題:SystemVerilog中的Unpacked Unions

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    SystemVerilog 各種不同的聯合解析

    聯合分兩種類型:打包 (packed) 和解包 (unpacked)。在上述示例,我們指定的是打包聯合。
    的頭像 發表于 11-19 15:16 ?2080次閱讀
    <b class='flag-5'>SystemVerilog</b> <b class='flag-5'>中</b>各種不同的聯合解析

    SystemVerilog的Virtual Methods

    SystemVerilog多態能夠工作的前提是父類的方法被聲明為virtual的。
    發表于 11-28 11:12 ?684次閱讀

    SystemVerilog的“const”類屬性

    SystemVerilog可以將類屬性聲明為常量,即“只讀”。目的就是希望,別人可以讀但是不能修改它的值。
    發表于 11-29 10:25 ?2100次閱讀

    SystemVerilog的聯合(union)介紹

    SystemVerilog ,聯合只是信號,可通過不同名稱和縱橫比來加以引用。
    的頭像 發表于 10-08 15:45 ?1341次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的聯合(union)介紹

    SystemVerilog的斷言手冊

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    發表于 07-22 14:12 ?20次下載

    SystemVerilog$cast的應用

    SystemVerilog casting意味著將一種數據類型轉換為另一種數據類型。在將一個變量賦值給另一個變量時,SystemVerilog要求這兩個變量具有相同的數據類型。
    的頭像 發表于 10-17 14:35 ?2799次閱讀

    unpacked數組和packed數組的主要區別

    unpacked數組和packed數組的主要區別是unpacked數組在物理存儲時不能保證連續,而packed數組則能保證在物理上連續存儲。
    的頭像 發表于 10-18 09:13 ?2760次閱讀

    SystemVerilog的操作方法

    SystemVerilog提供了幾個內置方法來支持數組搜索、排序等功能。
    的頭像 發表于 10-31 10:10 ?2704次閱讀

    SystemVerilog可以嵌套的數據結構

    SystemVerilog除了數組、隊列和關聯數組等數據結構,這些數據結構還可以嵌套。
    的頭像 發表于 11-03 09:59 ?1564次閱讀

    SystemVerilog的struct

    SystemVerilog“struct”表示相同或不同數據類型的集合。
    的頭像 發表于 11-07 10:18 ?2397次閱讀

    SystemVerilog的tagged Unions是什么

    tagged union包含一個隱式成員,該成員存儲tag,也就是標記,它表示這個union最終存儲的到底是哪一個成員。
    的頭像 發表于 11-10 10:02 ?1439次閱讀

    SystemVerilog的Packed Union

    packed union相比unpacked union最大的一個區別就是,在packed union,所有成員的大小必須相同,這就保證了不管union存儲了哪一個成員,最終這個union的大小是一樣的。也正是加了這個限制,
    的頭像 發表于 11-12 09:05 ?1095次閱讀

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄賦值和對象復制的概念是有區別的。
    的頭像 發表于 11-21 10:32 ?874次閱讀

    SystemVerilog的Semaphores

    SystemVerilogSemaphore(旗語)是一個多個進程之間同步的機制之一,這里需要同步的原因是這多個進程共享某些資源。
    的頭像 發表于 12-12 09:50 ?3310次閱讀

    Systemverilog的Driving Strength講解

    systemverilog,net用于對電路連線進行建模,driving strength(驅動強度)可以讓net變量值的建模更加精確。
    的頭像 發表于 06-14 15:50 ?1514次閱讀
    <b class='flag-5'>Systemverilog</b><b class='flag-5'>中</b>的Driving Strength講解