精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA vs ASIC

FPGA設(shè)計論壇 ? 來源:未知 ? 2022-11-28 10:30 ? 次閱讀
FPGA vs ASIC
相同點
都設(shè)計使用硬件描述語言(HDL),如VHDL或Verilog。但ASIC相比于FPGA開發(fā)上,代碼風(fēng)格更為隨意,因為FPGA是先有電路,后有代碼,ASIC是先有代碼后面有專門的人員進行布局布線,而且是專用的布局布線軟件工具。

不同點
編程性:FPGA可重構(gòu)電路,完全由用戶通過軟件進行配置和編程,從而完成某種特定的功能,且可以反復(fù)擦寫;ASIC永久電路,ASIC需要較長的開發(fā)周期,風(fēng)險較大,一旦有問題,成片全部作廢。

功耗:在相同工藝條件下,F(xiàn)PGA要大于ASIC。FPGA,尤其是基于占用大量硅面積的、每個單元六個晶體管的靜態(tài)存儲器(SRAM)的查找表(LUT)和配置元件技術(shù)的FPGA,其功耗要比對等的ASIC大得多。ASIC的功耗可以非常精確地控制和優(yōu)化(低功耗設(shè)計)。

速度:FPGA內(nèi)部是基于通用的結(jié)構(gòu),根據(jù)RTL設(shè)計選擇內(nèi)部布局布線,F(xiàn)PGA結(jié)構(gòu)上的通用性必然導(dǎo)致冗余。ASIC是根據(jù)設(shè)計需求,最優(yōu)化cell邏輯資源,沒有結(jié)構(gòu)上的限制,并且做到最優(yōu)布局走線,降低走線延遲和CELL延時。相同的工藝和設(shè)計,在FPGA上的速度應(yīng)該比ASIC跑得慢。

頻率:ASIC主頻時鐘是遠高于FPGA系統(tǒng)主頻時鐘,一個很重要的原因也是有專門布局布線,另一個原因是ASIC使用組合邏輯相對較多。

模擬:FPGA不可能進行模擬設(shè)計,ASIC在專用于模擬收發(fā)器的射頻RF)核心上,可以不包含許多專用的模擬收發(fā)器。

應(yīng)用:FPGA 的可配置性更適合科研、軍工等應(yīng)用,而 ASIC 的高性能和低成本則適合消費電子領(lǐng)域(包括移動終端)

原型設(shè)計:FPGA優(yōu)先用于原型設(shè)計和驗證設(shè)計或概念。ASIC除非經(jīng)過絕對驗證,否則不建議使用ASIC對設(shè)計進行原型設(shè)計。一旦硅被貼上膠帶,幾乎什么也無法修復(fù)設(shè)計缺陷。FPGA驗證是進行ASIC設(shè)計的重要環(huán)節(jié),完成FPGA驗證可以說就完成了ASIC整套流程的50~80%。

設(shè)計流程:FPGA設(shè)計人員一般不需要關(guān)心后端設(shè)計,ASIC設(shè)計人員需要關(guān)心從RTL到重置樹、時鐘樹、物理布局和布線、工藝節(jié)點、制造約束(DFM)、測試約束(DFT)等所有事情,通常每一個領(lǐng)域都由不同的專業(yè)人員處理。

成本:ASIC開發(fā)成本高于FPGA,隨著使用數(shù)量增加,F(xiàn)PGA成本上升幅度高于ASIC,下圖是Xilinx公司制作的成本比較:

面積:定制化的電路設(shè)計和工藝使用ASIC面積小于FPGA。

FPGA和ASIC區(qū)別很多。ASIC的邏輯通常遠遠大于FPGA的,門數(shù)上有數(shù)量級的差別,運行時鐘也遠遠高于FPGA。而且,ASIC只有一次機會,F(xiàn)PGA因為可以編程,所以coding的靈活性相對提高。僅僅從RTL設(shè)計上來說:

(1)ASIC更趨于保守,對邏輯的任何改動都要三思,并且要做備選的選擇,以防改錯。RTL的任何修改幾乎都是增量修改,即便以前的邏輯錯了,也不會刪掉,而是多做一個分支。
(2)ASIC對coding style的要求更高。所有模塊的coding風(fēng)格要求一致,這樣有利于后端以及后續(xù)的check。
(3)ASIC設(shè)計對時鐘和復(fù)位更加重視。尤其是時鐘,對ASIC的設(shè)計極其關(guān)鍵,復(fù)位對BIST測試又很關(guān)鍵。ASIC在這方面都需要采用庫來進行設(shè)計。ASIC通常不會用counter分頻,這樣會導(dǎo)致時鐘不干凈,除非是很低頻的時鐘。ASIC對于跨時鐘域的信號處理也謹慎很多。對于clock的關(guān)閉和打開也需要嚴格檢查。
(4)ASIC要考慮SCAN測試和BIST的問題,所以設(shè)計的時候還需要為SRAM做BIST插入,需要為SCAN預(yù)留接口,雖然大部分都是工具干的,但是經(jīng)常RTL作者也要手動做一些頂層工作,比如SCAN時鐘的來源等邏輯。
(5)FPGA多用現(xiàn)成IP,需要考慮資源的均衡,不能把某一資源撐爆了,而且FPGA存在資源浪費問題。ASIC很少考慮這種問題,ASIC考慮的永遠是性能和功耗,在邏輯選擇上除了SRAM,CLK和復(fù)位相關(guān),都是手寫的,邏輯基本沒有浪費,也更加緊湊。
(6)ASIC時序預(yù)見性更好,可調(diào)整度高,所以可以寫很大的邏輯。

FPGA 和ASIC開發(fā)流程的區(qū)別:

第一步,首先是要實現(xiàn)功能,方式一般采用HDL描述,如verilog,VHDL。當然對于小規(guī)模電路也可以采用電路圖輸入的方式。

第二步,得保證電路功能的正確性,也叫驗證,可以通過軟件仿真,硬件仿真等方式實現(xiàn)。軟件仿真一般比較直觀,方便調(diào)試,因為每一時刻的狀態(tài)都可以看到,這好比調(diào)試軟件程序。硬件仿真一般就是指FPGA驗證,就是把電路用FPGA實現(xiàn),然后去跑,這個的好處就是速度很快,譬如一個視頻解碼核,解一幀圖像出來,軟件仿真就算用最好的服務(wù)器,也得跑上多少秒,但是在FPGA中實現(xiàn)的話,基本就是多少毫秒了。這對于一個需要大規(guī)模驗證的電路來說,是必不可少的。
前面兩步對于數(shù)字IP來說,ASIC和FPGA基本一致,除非一些實現(xiàn)技巧的差別。
第三步,在你描述的電路正確性得到確保之后,你就要實現(xiàn)它,就是要把你寫的那些代碼變成實實在在的電路,如寄存器還是與非門,這個過程就叫綜合。由于電路規(guī)模日益復(fù)雜,一般最基本的電路就被做成了cell,如寄存器,與非門,就不會再細化到用三極管怎么去搭的問題了。這一步對于FPGA和ASIC來說就是最小的那個單元不一樣。FPGA是做好的電路,一般顧及通用性和效能,基本電路單元就做得比較大,如LUT,就是由寄存器和與非門構(gòu)成,你可能只用了其中一個與門,但是還會占用這么一個單元。對于ASIC來說,兩輸入的與非門,就是一個簡單的門電路,甚至為了區(qū)分驅(qū)動能力和時序特性差異,還分了好幾個等級,有的面積小,有的驅(qū)動能力強。總的來說這一步就是工具把你的描述變成基于庫的電路描述。
第四步,你得到基于庫的電路描述之后,就要考慮這些單元怎么擺放的問題,這叫布局布線。FPGA的話連線資源有限,所以需要不斷地調(diào)整,在保證時序要求的情況下,把你的電路映射到其固定的資源分布圖中間。ASIC的話一般是根據(jù)周邊電路需求,時序要求,把你的電路放到芯片的某個位置。在擺好之后還得考慮連線是否能通,各級延時是否能滿足電路的建立和保持時間要求等等。
第五步,輸出。FPGA就是輸出一個配置文件,告訴 FPGA芯片該怎么樣去配置其電路,使其實現(xiàn)預(yù)期功能。該文件可以在FPGA上電之后再由PC下載進去,也可以保存在Flash里,電路上電之后自動配置。ASIC就是輸出一個版圖文件,告訴代工廠該怎么去腐蝕硅片,該怎么連金屬等等。
當然在這過程中間會有各種各樣的輔助步驟。總的來說都是為了確保你設(shè)計的電路正確及正確實現(xiàn)你的電路。







精彩推薦



至芯科技12年不忘初心、再度起航11月12日北京中心FPGA工程師就業(yè)班開課、線上線下多維教學(xué)、歡迎咨詢!
FPGA與CPUGPU、ASIC的區(qū)別,F(xiàn)PGA在云計算中的應(yīng)用方案
FPGA數(shù)字信號截位分析和位寬設(shè)計
掃碼加微信邀請您加入FPGA學(xué)習(xí)交流群




歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群,這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!


點個在看你最好看





原文標題:FPGA vs ASIC

文章出處:【微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1626

    文章

    21665

    瀏覽量

    601805

原文標題:FPGA vs ASIC

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    ASIC集成電路與FPGA的區(qū)別

    ASIC(專用集成電路)與FPGA(現(xiàn)場可編程門陣列)是兩種不同的集成電路技術(shù),它們在多個方面存在顯著的區(qū)別。以下是兩者的主要差異: 一、設(shè)計與制造 ASIC 是為特定應(yīng)用定制設(shè)計的集成電路。 需要
    的頭像 發(fā)表于 11-20 15:02 ?202次閱讀

    FPGAASIC在大模型推理加速中的應(yīng)用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進行推理加速的研究也越來越多,從目前的市場來說,有些公司已經(jīng)有了專門做推理的ASIC,像Groq的LPU,專門針對大語言模型的推理做了優(yōu)化,因此相比GPU這種通過計算平臺,功耗更低、
    的頭像 發(fā)表于 10-29 14:12 ?205次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理加速中的應(yīng)用

    FPGAASIC的優(yōu)缺點比較

    FPGA(現(xiàn)場可編程門陣列)與ASIC(專用集成電路)是兩種不同的硬件實現(xiàn)方式,各自具有獨特的優(yōu)缺點。以下是對兩者優(yōu)缺點的比較: FPGA的優(yōu)點 可編程性強 :FPGA具有高度的可編程
    的頭像 發(fā)表于 10-25 09:24 ?238次閱讀

    FPGA仿真工具包軟件EasyGo Vs Addon介紹

    EasyGo Vs Addon是一款領(lǐng)先的FPGA仿真工具包軟件,它強大地連接了VeriStand軟件與Matlab/Simulink,為實時測試和驗證領(lǐng)域帶來了前所未有的便利和效率,特別適用于汽車、航空航天和能源電力等實時測試和驗證至關(guān)重要的行業(yè)。
    的頭像 發(fā)表于 10-24 15:55 ?237次閱讀
    <b class='flag-5'>FPGA</b>仿真工具包軟件EasyGo <b class='flag-5'>Vs</b> Addon介紹

    FPGA仿真黑科技\"EasyGo Vs Addon \",助力大規(guī)模電力電子系統(tǒng)仿真

    一、EasyGo Vs AddonEasyGo Vs Addon是一款領(lǐng)先的FPGA仿真工具包軟件,它強大地連接了VeriStand軟件與Matlab/Simulink,為實時測試和驗證領(lǐng)域帶來
    發(fā)表于 10-23 18:18

    為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路

    電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路.pdf》資料免費下載
    發(fā)表于 08-29 09:59 ?0次下載
    為低功耗<b class='flag-5'>FPGA</b>、處理器和<b class='flag-5'>ASIC</b>實施啟用LVDS鏈路

    ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合,詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?799次閱讀
    將<b class='flag-5'>ASIC</b> IP核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

    FPGAASIC有什么不同之處

    FPGA是“可重構(gòu)邏輯”器件。先制造的芯片,再次設(shè)計時“重新配置”。
    的頭像 發(fā)表于 07-24 09:32 ?950次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>有什么不同之處

    FPGA技術(shù)的五大優(yōu)勢

    各行各業(yè)紛紛采用FPGA芯片是源于FPGA融合了ASIC和基于處理器的系統(tǒng)的最大優(yōu)勢。 FPGA能夠提供硬件定時的速度和穩(wěn)定性,且無需類似自定制AS
    發(fā)表于 04-23 15:50 ?1062次閱讀

    到底什么是ASICFPGA

    上一篇文章,小棗君給大家介紹了CPU和GPU。今天,我繼續(xù)介紹計算芯片領(lǐng)域的另外兩位主角——ASICFPGA。█ASIC(專用集成電路)上篇提到,GPU的并行算力能力很強,但是它也有缺點,就是功耗
    的頭像 發(fā)表于 04-16 08:05 ?210次閱讀
    到底什么是<b class='flag-5'>ASIC</b>和<b class='flag-5'>FPGA</b>?

    fpgaasic在概念上有什么區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和ASIC(應(yīng)用特定集成電路)在概念上存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-27 14:12 ?844次閱讀

    fpgaasic的區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同類型的集成電路,它們在設(shè)計靈活性、制造成本、應(yīng)用領(lǐng)域等方面有著顯著的區(qū)別。
    的頭像 發(fā)表于 03-26 15:29 ?1681次閱讀

    FPGA與AISC的差異

    FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)和ASIC(Application-Specific Integrated Circuit,專用集成電路
    發(fā)表于 02-22 09:54

    到底什么是ASICFPGA

    Programmable Gate Array,現(xiàn)場可編程門陣列。 FPGA這些年在行業(yè)里很火,勢頭比ASIC還猛,甚至被人稱為“萬能芯片”。 其實,簡單來說,FPGA就是可以重構(gòu)的芯片。它可以根據(jù)
    發(fā)表于 01-23 19:08

    FPGAASIC、GPU誰是最合適的AI芯片?

    CPU、GPU遵循的是馮·諾依曼體系結(jié)構(gòu),指令要經(jīng)過存儲、譯碼、執(zhí)行等步驟,共享內(nèi)存在使用時,要經(jīng)歷仲裁和緩存。 而FPGAASIC并不是馮·諾依曼架構(gòu)(是哈佛架構(gòu))。以FPGA為例,它本質(zhì)上是無指令、無需共享內(nèi)存的體系結(jié)
    發(fā)表于 01-06 11:20 ?1404次閱讀
    <b class='flag-5'>FPGA</b>、<b class='flag-5'>ASIC</b>、GPU誰是最合適的AI芯片?