01
知乎答主:溫戈
到底是設計的上限高,還是驗證的上限高?這個問題我已經被問了無數遍了,很多人在選擇方向的時候搖擺不定,充滿憂慮,很害怕這個職位限制了自己的發展,但事實是,90%以上的人終其職業生涯也到不了上限。
要知道發展潛力,一定要看上限在哪?
像Lisa Su、Pat Gelsinger這種國際頂級巨頭的領導者我們就不把他們作為職業生涯的目標了,他們的起點就甩我們幾條街。不妨把上限目標設定在大公司的fellow或者中小規模創業公司的CEO或者CTO。
在大公司想要成為fellow是一件非常不容易的事。
如果你在公司工作非常賣力,兢兢業業,每天早出晚歸,中午不休息,即使到了下午三點幾,也不飲茶,晚上九點也不下班,甚至回家繼續工作,年年績效都是A,15或者20年后,能成為fellow嗎?答案是,不太可能。
下圖是職業生涯路線,MTS及以前,只要是正常工作,每三年升一個level是很正常的事情。特別優秀兩年即可。而SMTS,只要是努力工作也沒問題,而PMTS就需要你對公司的產品有開創性的貢獻了,或者說,公司在某一塊的設計特別的依賴你。
Fellow的要求則更高,技術實力,對公司的開創性貢獻,老板的認可,人脈等,缺一不可。尤其在國內,想成為外企大廠的Fellow,難上加難。
來源:IC Camp
而創業公司的CEO、CTO對我們來說也許機會更多,但是IC公司創業成本極高,風險巨大,也沒那么容易。
第二點我想說的是,在通往職業生涯頂點的道路上,個人的因素大于職位本身。
一個做fellow級別的驗證,讓他去做設計,經過一段時間系統性的學習和一個項目,依然可以秒殺大部分普通工程師,反之亦成立。
那么有的同學的想法是,我知道即使自己大概率達不到上限,但我依然想在職業生涯初期選擇上限更高的崗位,畢竟距離退休還有三四十年,萬一能達到上限呢?
如果有的選,就我個人而言,我更傾向于做設計,尤其是GPU,AI,5G等新興方向,未來市場增量更大,生命力周期長,應用場景廣闊,非常具有挑戰性!
但設計并不適合所有人,也許驗證和設計上限差不多,但驗證的確更友好一些,對于非科班畢業是一個不多的方向。尤其是做SOC DV,將來依然很有機會轉做架構設計。
就薪資來看,設計和驗證基本持平。如果說在已經快達到職位薪資上限的情況下,薪資也基本是open的,可以說在常規的薪資體系之外了。
最后,還要糾正幾個誤區:
·做設計≠手撕RTL,稍具規模的公司都有自己的flow,后來的項目都是基于前一個項目做修改,或者部分IP直接是買來的。每一個項目都從零開始手寫RTL是不存在的,這將耗費巨大的resource!
·很多人說設計和驗證比例在1:2或者1:3,但從我的經驗來看,很多公司并沒有達到1:2這樣的比例,更不要說1:3了。同樣的驗證的flow也是成熟的,很多test case也不需要完全重新寫。但是驗證的職位的確是多于設計的,目前市面上招設計崗位是要少于做驗證的。
對于轉行的同學來說,驗證的確是一個不錯的方向:
·第一個原因是在驗證賽道,非科班和科班差距并沒有設計大!一方面大部分學校并不會教UVM等驗證知識。
·另外一方面,無論是驗證思想,還是C++,SV大家都一樣的要學。
·如前所說,崗位容量大于設計。
所以我個人的建議是,選擇設計或者驗證,最終要的還是興趣,只要這個行業還在,設計工程師和驗證工程師就分不開。
當你選擇了一個方向之后,深耕下去,日拱一卒無有盡,功不唐捐終入海!
02
知乎答主:
Asic Engineer
·要說天花板(記住,是天花板),那肯定是設計高。
·第一,設計能出架構師和項目經理的概率比驗證要大很多(從比例上來說),雖然我也見過做pv出身的arch,但真心不多。
·第二,雖然驗證也會關心設計,但我們更關心的是功能點和性能,設計的同事除了function和performance 以外,還要關心,面積,功耗,時序路徑,溫度反轉,等等等等,這些東西都是可以換成錢的,而我們dv做的那些在別人看來更多的是本職工作,驗到了大老板會認為是應該的,驗不到很容易就成了背鍋俠。
·第三,在大外企中(比如AMD),能做到senior MTS的,設計和驗證平分秋色,然后到principal MTS的,大概率都是設計出身,驗證出身的同事比例就少的可憐了。我見過幾個已經具備arch能力的dv前輩,奈何就是缺少這樣的一個機會。同樣的de有能做到p9 p10的,然而同檔位的dv最多只能到p8。
但是,同學,我說的這些,都是天花板。我們大部分同學,這輩子連dv的天花板都很難夠到,所以說這些意義大嗎?反正,我是從來沒有想過要當arch,要當principal MTS,也沒有想過要當project manager。大部分糾結天花板的同學,大概率連驗證的天花板都摸不到,就不要去糾結設計的天花板了。而且,如果教育背景不好看的話,是進不了好的設計公司做設計的,也就是說設計的入門門檻天然高于驗證(A類公司做de的門檻明顯高于dv, 但是薪資的差別非常小,去A類以下設計公司的當我什么都沒說),然而驗證目前尚有進入名企業的窗口期,我們在考慮天花板的同時,也得考慮一下現實中的性價比和可實現性。同時,驗證相比設計更關心上層的數據流動,意味著dv更容易培養系統視角,啥意思?意味著你不會被具體的模塊被綁定死(de這方面比我們嚴重一些),還沒聽懂?你做了五年pcie設計,大概率以后一輩子都是做pcie的了,但是作為dv而言,情況稍微好點(我承認,dv對于模塊的綁定性是高于dft和pd的),只要做過了一種分層協議(pCIe Ethernet mipi),就能觸類旁通,因為我們并不關心時序細節,debug底層時序本就不是我們的活,可以更快速的切入周圍模塊的學習,可以在更短的時間內做到對系統結構的認識,這難道不是錢嗎?我畢業兩年多的時間,做了ddr驗證(controller那一部分并非全部),risc-v cpu驗證,soc驗證,明年準備開啟×86 cpu的學習和data fabric的驗證。至少對于絕大部分的同學來說,從事de或者dv并不會對生活質量造成本質性的差距。
審核編輯 :李倩
-
數字IC
+關注
關注
1文章
37瀏覽量
12512 -
架構設計
+關注
關注
0文章
31瀏覽量
6921
原文標題:數字IC設計發展潛力大還是驗證潛力大?
文章出處:【微信號:feifeijiehaha,微信公眾號:電路和微電子考研】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論