FPGAvs. ASIC

專用芯片ASIC的開發流程是：設計、驗證、流片、封裝、測試；

而FPGA已經是做好的芯片，所以不需要流片、封裝、測試。這樣，可以至少節省四個月的時間。

另外ASIC還有可能多次流片才能成功，同步的軟件開發也需要芯片做好才能完成大部分功能，這些也是時間成本。

在量小的時候，FPGA的成本低，量大了之后，ASIC的成本低。

FPGA的功耗比ASIC高，因為有很多多余的邏輯，不過比CPU省電，畢竟CPU的多余邏輯更多。

相比ASIC，FPGA的調試比較方便，可以直接燒到FPGA執行，也可以用調試工具抓取芯片里面的信號查看狀態。

FPGA需要跑多快？

跟Intel CPU相比，FPGA的主頻差一個數量級，一般FPGA芯片時鐘頻率300MHz左右，而Intel CPU可以到3GHz，就是說CPU 1秒能做30億次計算，而FPGA只能做3億次，差了10倍。

另外FPGA用作可重構計算是來加速CPU的，如果和CPU跑一樣快就沒意思了，所以一般要比CPU快5倍才行。

FPGA的開發周期是比較久的，1年甚至2年很正常，在這個過程中，CPU上的軟件算法還在不斷升級，所以有可能FPGA算法設計的比CPU快，等開發完，卻發現CPU上的軟件算法快速迭代，已經超過FPGA算法了。這種事還是比較常見的，不只是軟件算法升級，CPU自己也會升級，這些都有可能讓FPGA加速器做了無用功。比如用FPGA做一個數據壓縮卡，可是CPU可能就自己帶了一個數據壓縮功能，成本還比FPGA卡低，開發FPGA的人白干一場。

所以，正常來說，FPGA算法加速性能設計的時候要比CPU快5-10倍才能保證最終做出來的產品是可以實現硬件加速的目標。

影響FPGA計算性能的幾大因素

1. 數據并行性

對FPGA計算來說，同時處理大量的數據，同時數據之間沒有相互依賴是最好的。這樣，可以有幾百上千個并行計算單元獨立處理幾百上千個數據，如果數據之間有依賴，比如有很多的if else，就并發不起來，A必須要等B完成才能執行。就跟步騎兵混合軍團出征，如果將軍下令大家要同步進軍，步兵要和騎兵一起沖，騎兵不能跑太快，要等步兵一起走，那這個仗就沒法打了，只能被敵人包餃子。

2. 數據大小和計算復雜度

FPGA并行計算是很多個計算并行執行，如果每個計算單元要處理的數據太多，同時計算邏輯太復雜，那么占用的FPGA計算資源就變多了，這樣總的并行單元數量相應減少，性能下降。而且，老司機都知道，計算邏輯太復雜，在電路上消耗的時間變多，還會導致每個模塊的延遲變長，這樣時鐘頻率也會下降，也會影響到性能。

3. 流水線

計算復雜的時候，延遲會變長，如果要求計算任務在一個時鐘周期里完成，那么時鐘周期就變長了，相應的頻率降低，性能下降。所以為了提高時鐘頻率，FPGA會采用流水線技術，把復雜的計算分解成幾段，放到幾個時鐘周期里完成。這樣做的后果就是，計算需要的時間變長了，但是總的性能卻提高了

4. 靜態控制邏輯

我們寫軟件程序的時候，習慣了給函數很多參數作為條件，根據參數內容執行函數的操作。FPGA做計算就不希望靠參數內容確定怎么計算，而是希望一開始就定好。比如在軟件里面，算個位數的平方和二位數的平方差不多，可是到FPGA里面，個位數需要的計算資源少，二位數占用的多，一個計算單元要同時支持個位數和二位數平方計算就會很占資源，最好是一開始就確定好算哪一種，不要動態確定。

歸根結底，我們只要明白FPGA計算快的兩大優點就是并行和流水線，但是必須時刻有并行計算的思想，盡量壓縮算法占用的資源，這樣才能用有限的FPGA計算資源實現最強大的并行計算能力。

歡迎加入至芯科技FPGA微信學習交流群，這里有一群優秀的FPGA工程師、學生、老師、這里FPGA技術交流學習氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧！