精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓制造相關(guān)術(shù)語(yǔ)及工藝介紹

射頻美學(xué) ? 來(lái)源:射頻美學(xué) ? 作者:射頻美學(xué) ? 2022-12-16 10:05 ? 次閱讀

半導(dǎo)體集成電路是將很多元件集成到一個(gè)芯片內(nèi), 以處理和儲(chǔ)存各種功能的電子部件。而芯片制造主要分為5個(gè)階段:材料制備、晶體生長(zhǎng)或晶圓制備、晶圓制造和分揀、封裝、終測(cè)。如下圖所示:

4da6cba8-7ce5-11ed-8abf-dac502259ad0.png

半導(dǎo)體生產(chǎn)階段

半導(dǎo)體集成電路是在晶圓的薄基板的基礎(chǔ)上,通過制造多個(gè)相同電路而產(chǎn)生的。如同制作披薩時(shí)添加配料之前先做面團(tuán)一樣,晶圓作為半導(dǎo)體的基礎(chǔ),是指將硅(Si)、砷化鎵(GaAs)等生成的單晶柱切成薄片的圓盤。本文就將講述晶圓制造的相關(guān)基礎(chǔ)知識(shí)。晶圓制造(wafer fabricaTIon)是在晶圓表面上或表面內(nèi)制造出半導(dǎo)體器件的一系列生產(chǎn)過程。正文開始前,首先介紹一些晶圓術(shù)語(yǔ),以方便后續(xù)理解。

?芯片(chip、die)、器件(device)、電路(circuit)、微芯片(microchip)或條碼(bar):所有這些名詞都是指占大部分面積的微芯片圖形。

?劃片線(scribe line、saw line)或街區(qū)(street、avenue):晶圓上用來(lái)分隔不同芯片的間隔區(qū)。劃片區(qū)通常是空白的,但有時(shí)也會(huì)在間隔區(qū)放置對(duì)準(zhǔn)標(biāo)記(十字mark)或測(cè)試結(jié)構(gòu)(testkey)。

?工程試驗(yàn)芯片(engineering die)和測(cè)試芯片(test die):這些芯片與正式芯片不同,它主要用于對(duì)晶圓生產(chǎn)工藝單額電性能測(cè)試監(jiān)控。

?邊緣芯片(edge die):晶圓邊緣殘缺的芯片。這部分芯片占比越高產(chǎn)生的損耗就越大,晶圓尺寸增大可以減小邊緣芯片的比例。

?晶圓的晶面(wafer crystal plane):晶格方向,與器件的方向是相關(guān)的。

?晶圓定位邊(wafer flat/notche):分主定位邊(major flat)和副定位邊(minor flat),如下圖定位邊表示這是一個(gè)P型<100>晶相的晶圓。

4dcc4720-7ce5-11ed-8abf-dac502259ad0.jpg

芯片制造工藝

芯片制造主要根據(jù)薄膜工藝、圖形化工藝、摻雜和熱處理4個(gè)基本的工藝步驟來(lái)生產(chǎn)出特定的器件。

4de6e21a-7ce5-11ed-8abf-dac502259ad0.png

晶圓制造基本工藝

薄膜工藝

薄膜工藝(layering)是在晶圓表面形成薄膜的加工工藝。在芯片制造過程中,需要在晶圓表面形成各種各樣的薄膜。這些薄膜可以是絕緣體、半導(dǎo)體或者半導(dǎo)體,它們由不同材料使用多種工藝技術(shù)生長(zhǎng)或沉積而成。

4e07d8a8-7ce5-11ed-8abf-dac502259ad0.png

薄膜工藝

以下列舉了薄膜制備的工藝分類和工藝與材料的對(duì)照表。

4e2f6fa8-7ce5-11ed-8abf-dac502259ad0.png

薄膜工藝分類

4e5bcaa8-7ce5-11ed-8abf-dac502259ad0.png

工藝與材料對(duì)照表

圖形化工藝

圖形化工藝(patterning)是通過一系列步驟將晶圓表面薄膜的特定部分去除以形成特定圖形的工藝。圖形化工藝的目標(biāo)是根據(jù)設(shè)計(jì)需要在晶圓上形成尺寸精確的特征圖形,在晶圓上的位置要正確且與其他關(guān)聯(lián)層的關(guān)聯(lián)也要正確。圖形化工藝也被廣泛稱為光掩模(photomasking)、掩模(masking)、光刻(photolithography)。

4e85736c-7ce5-11ed-8abf-dac502259ad0.png

圖形化工藝是4個(gè)基本工藝步驟中最關(guān)鍵的,其確定了器件的關(guān)鍵尺寸。圖形化工藝過程的錯(cuò)誤可能會(huì)導(dǎo)致圖形的歪曲或套準(zhǔn)不好,最終對(duì)器件的電性能產(chǎn)生影響。圖形化工藝在現(xiàn)代晶圓生產(chǎn)過程中要完成30層或更多。

光刻工藝依靠光刻模板(reTIcle)和掩模版(mask)將特定圖形轉(zhuǎn)移至晶圓上。光刻模板可以直接用于進(jìn)行光刻也可以用來(lái)制造掩模版。掩模版就是在玻璃底板表面鍍鉻,進(jìn)行光刻步驟時(shí)光束會(huì)穿過未鍍鉻的亮場(chǎng)部分曝光在晶圓上的光刻膠上已達(dá)到圖形轉(zhuǎn)移的目的。

4ea95d9a-7ce5-11ed-8abf-dac502259ad0.png

光刻模板和掩模板

光刻模板和掩模板一般由工廠的單獨(dú)部分制造或者從外部供應(yīng)商購(gòu)買。每個(gè)電路都有自己的光刻母版和掩模板。

以下為基本十步圖形化工藝:

4ec231ee-7ce5-11ed-8abf-dac502259ad0.jpg

光刻十步法工藝

摻雜

摻雜是將特定量的雜質(zhì)通過薄膜開口引入的晶圓表層的工藝過程。摻雜有兩種工藝方法:熱擴(kuò)散(thermal diffusion)和離子注入(ion implantaTIon)。熱擴(kuò)散是在1000℃下,摻雜原子通過擴(kuò)散化學(xué)反應(yīng)遷移帶暴露的晶圓表面,形成一層薄膜。離子注入是摻雜原子離子化后,被電場(chǎng)加速到很高的速度,從而注入至晶圓表層。

4edc7360-7ce5-11ed-8abf-dac502259ad0.png

摻雜技術(shù)

熱處理

熱處理是將晶圓加熱或冷卻來(lái)達(dá)到特性結(jié)果的工藝步驟。熱處理過程中晶圓沒有增加或減少任何物質(zhì)。離子注入后會(huì)有一步重要的熱處理過程,摻雜原子的注入會(huì)造成晶圓損傷,熱處理可以修復(fù)損傷,這稱為退火(anneal),溫度在1000℃左右。金屬導(dǎo)線制程后會(huì)有一步熱處理過程以確保金屬連線與晶圓表面緊密熔合從而確保良好的導(dǎo)電性。

4f03e3fa-7ce5-11ed-8abf-dac502259ad0.png

熱處理表

晶圓制造實(shí)例

4f1fa5fe-7ce5-11ed-8abf-dac502259ad0.png

硅柵MOSFET工藝步驟

4f511012-7ce5-11ed-8abf-dac502259ad0.png

現(xiàn)代芯片結(jié)構(gòu)

還要說(shuō)明的是,半導(dǎo)體產(chǎn)業(yè)包括生產(chǎn)晶圓的晶圓產(chǎn)業(yè)以及以晶圓為材料設(shè)計(jì)和制造的晶圓加工產(chǎn)業(yè)——制造行業(yè) (Fabrication, FAB)。另外,還有組裝產(chǎn)業(yè),它將 加工過的晶圓切割成晶粒,并包裝好以防止受潮或受壓。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5381

    文章

    11388

    瀏覽量

    360878
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27014

    瀏覽量

    216333
  • 晶圓制造
    +關(guān)注

    關(guān)注

    7

    文章

    272

    瀏覽量

    24015

原文標(biāo)題:晶圓制造相關(guān)術(shù)語(yǔ)及工藝介紹

文章出處:【微信號(hào):射頻美學(xué),微信公眾號(hào):射頻美學(xué)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    上的‘凸’然驚喜:甲酸回流工藝大揭秘

    在半導(dǎo)體制造領(lǐng)域,級(jí)凸點(diǎn)制作是一項(xiàng)關(guān)鍵技術(shù),對(duì)于提高集成電路的集成度和性能具有重要意義。其中,甲酸回流工藝作為一種重要的凸點(diǎn)制作方法,因其具有
    的頭像 發(fā)表于 11-07 10:41 ?282次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>上的‘凸’然驚喜:甲酸回流<b class='flag-5'>工藝</b>大揭秘

    制造良率限制因素簡(jiǎn)述(1)

    。累積良率等于這個(gè)單獨(dú)電路的簡(jiǎn)單累積fab良率計(jì)算。請(qǐng)注意,即使有非常高的單個(gè)站點(diǎn)良率,隨著圓通過工藝,累積fab良率仍將持續(xù)下降。一個(gè)現(xiàn)代集成電路將需要300到500個(gè)單獨(dú)的工藝步驟,這對(duì)維持盈利的生產(chǎn)率是一個(gè)巨大的挑戰(zhàn)。成
    的頭像 發(fā)表于 10-09 09:50 ?407次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b>良率限制因素簡(jiǎn)述(1)

    淺談?dòng)绊?b class='flag-5'>晶分選良率的因素(2)

    制造良率部分討論的工藝變化會(huì)影響分選良率。在制造
    的頭像 發(fā)表于 10-09 09:45 ?389次閱讀
    淺談?dòng)绊?b class='flag-5'>晶</b><b class='flag-5'>圓</b>分選良率的因素(2)

    制造良率限制因素簡(jiǎn)述(2)

    相對(duì)容易處理,并且良好的實(shí)踐和自動(dòng)設(shè)備已將斷裂降至低水平。然而,砷化鎵并不是那么堅(jiān)
    的頭像 發(fā)表于 10-09 09:39 ?412次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b>良率限制因素簡(jiǎn)述(2)

    詳解不同級(jí)封裝的工藝流程

    在本系列第七篇文章中,介紹級(jí)封裝的基本流程。本篇文章將側(cè)重介紹不同級(jí)封裝方法所涉及的各
    的頭像 發(fā)表于 08-21 15:10 ?1276次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)封裝的<b class='flag-5'>工藝</b>流程

    碳化硅和硅的區(qū)別是什么

    。而硅是傳統(tǒng)的半導(dǎo)體材料,具有成熟的制造工藝和廣泛的應(yīng)用領(lǐng)域。 制造工藝: 碳化硅
    的頭像 發(fā)表于 08-08 10:13 ?1110次閱讀

    WD4000系列幾何量測(cè)系統(tǒng):全面支持半導(dǎo)體制造工藝量測(cè),保障制造工藝質(zhì)量

    TTV、BOW、WARP對(duì)制造工藝的影響對(duì)化學(xué)機(jī)械拋光工藝的影響:拋光不均勻,可能會(huì)導(dǎo)致CMP過程中的不均勻拋光,從而造成表面粗糙和殘留
    發(fā)表于 06-07 09:30 ?0次下載

    WD4000系列幾何量測(cè)系統(tǒng):全面支持半導(dǎo)體制造工藝量測(cè),保障制造工藝質(zhì)量

    面型參數(shù)厚度、TTV、BOW、Warp、表面粗糙度、膜厚、等是芯片制造工藝必須考慮的幾何形貌參數(shù)。其中TTV、BOW、Warp三個(gè)參數(shù)反映了半導(dǎo)體
    的頭像 發(fā)表于 06-01 08:08 ?851次閱讀
    WD4000系列<b class='flag-5'>晶</b><b class='flag-5'>圓</b>幾何量測(cè)系統(tǒng):全面支持半導(dǎo)體<b class='flag-5'>制造</b><b class='flag-5'>工藝</b>量測(cè),保障<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>工藝</b>質(zhì)量

    半導(dǎo)體的與流片是什么意思?

    半導(dǎo)體行業(yè)中,“”和“流片”是兩個(gè)專業(yè)術(shù)語(yǔ),它們代表了半導(dǎo)體制造過程中的兩個(gè)不同概念。
    的頭像 發(fā)表于 05-29 18:14 ?3721次閱讀

    半導(dǎo)體工藝片的制備過程

    先看一些的基本信息,和工藝路線。 主要尺寸有4吋,6吋硅片,目前對(duì)8吋,12吋硅片的應(yīng)用在不斷擴(kuò)大。這些直徑分別為100mm、1
    發(fā)表于 04-15 12:45 ?1182次閱讀
    半導(dǎo)體<b class='flag-5'>工藝</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b>片的制備過程

    表面特性和質(zhì)量測(cè)量的幾個(gè)重要特性

    用于定義表面特性的 TTV、彎曲和翹曲術(shù)語(yǔ)通常在描述表面光潔度的質(zhì)量時(shí)引用。首先定義以下術(shù)語(yǔ)
    發(fā)表于 04-10 12:23 ?6022次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>表面特性和質(zhì)量測(cè)量的幾個(gè)重要特性

    一文看懂級(jí)封裝

    共讀好書 在本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另一種主要方法——級(jí)封裝(WLP)。本文將探討級(jí)封裝的五項(xiàng)基本
    的頭像 發(fā)表于 03-05 08:42 ?1257次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)封裝

    級(jí)封裝的五項(xiàng)基本工藝

    在本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另一種主要方法——級(jí)封裝(WLP)。本文將探討級(jí)封裝的五項(xiàng)基本
    發(fā)表于 01-24 09:39 ?1787次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)封裝的五項(xiàng)基本<b class='flag-5'>工藝</b>

    半導(dǎo)體行業(yè)之制造與封裝概述(一)

    在本章當(dāng)中,我們將為大家介紹硅片制造中使用的四種基本工藝,這四種基本工藝常用于在片表面上加工
    的頭像 發(fā)表于 01-15 09:33 ?884次閱讀
    半導(dǎo)體行業(yè)之<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b>與封裝概述(一)

    鍵合設(shè)備及工藝

    隨著半導(dǎo)體產(chǎn)業(yè)的飛速發(fā)展,鍵合設(shè)備及工藝在微電子制造領(lǐng)域扮演著越來(lái)越重要的角色。鍵合技術(shù)
    的頭像 發(fā)表于 12-27 10:56 ?1383次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>鍵合設(shè)備及<b class='flag-5'>工藝</b>