串行外設(shè)接口 （SPI） 是微控制器和外設(shè) IC（如傳感器、ADC、DAC、移位寄存器、SRAM 等）之間使用最廣泛的接口之一。本文簡(jiǎn)要介紹SPI接口，然后介紹ADI公司支持SPI的開關(guān)和多路復(fù)用器，以及它們?nèi)绾螏椭鷾p少系統(tǒng)板設(shè)計(jì)中的數(shù)字GPIO數(shù)量。

SPI 是一個(gè)同步的、基于全雙工主子節(jié)點(diǎn)的接口。來(lái)自主節(jié)點(diǎn)或子節(jié)點(diǎn)的數(shù)據(jù)在時(shí)鐘上升沿或下降沿同步。主節(jié)點(diǎn)和子節(jié)點(diǎn)可以同時(shí)傳輸數(shù)據(jù)。SPI 接口可以是 3 線或 4 線。本文重點(diǎn)介紹流行的4線SPI接口。

接口

圖1.具有主節(jié)點(diǎn)和子節(jié)點(diǎn)的 SPI 配置。

4線SPI器件有四個(gè)信號(hào)：

時(shí)鐘 （SPI CLK， SCLK）

芯片選擇（CS)

主輸出，子節(jié)點(diǎn)輸入 （MOSI）

主輸入，子節(jié)點(diǎn)輸出 （MISO）

產(chǎn)生時(shí)鐘信號(hào)的設(shè)備稱為主設(shè)備。主節(jié)點(diǎn)和子節(jié)點(diǎn)之間傳輸?shù)臄?shù)據(jù)與主節(jié)點(diǎn)生成的時(shí)鐘同步。SPI 器件支持的時(shí)鐘頻率比 I 高得多2C 接口。用戶應(yīng)查閱產(chǎn)品數(shù)據(jù)手冊(cè)，了解SPI接口的時(shí)鐘頻率規(guī)格。

SPI 接口只能有一個(gè)主節(jié)點(diǎn)，并且可以有一個(gè)或多個(gè)子節(jié)點(diǎn)。圖 1 顯示了主節(jié)點(diǎn)和子節(jié)點(diǎn)之間的 SPI 連接。

來(lái)自主節(jié)點(diǎn)的片選信號(hào)用于選擇子節(jié)點(diǎn)。這通常是一個(gè)低電平有效信號(hào)，被拉高以斷開子節(jié)點(diǎn)與SPI總線的連接。當(dāng)使用多個(gè)子節(jié)點(diǎn)時(shí)，每個(gè)子節(jié)點(diǎn)都需要來(lái)自主節(jié)點(diǎn)的單獨(dú)芯片選擇信號(hào)。在本文中，片選信號(hào)始終為低電平有效信號(hào)。

MOSI和MISO是數(shù)據(jù)線。MOSI將數(shù)據(jù)從主節(jié)點(diǎn)傳輸?shù)阶庸?jié)點(diǎn)，MISO將數(shù)據(jù)從子節(jié)點(diǎn)傳輸?shù)街鞴?jié)點(diǎn)。

數(shù)據(jù)傳輸

要開始SPI通信，主節(jié)點(diǎn)必須發(fā)送時(shí)鐘信號(hào)并通過(guò)啟用CS信號(hào)來(lái)選擇子節(jié)點(diǎn)。通常片選是低電平有效信號(hào);因此，主節(jié)點(diǎn)必須在此信號(hào)上發(fā)送邏輯 0 以選擇子節(jié)點(diǎn)。SPI 是一個(gè)全雙工接口;主節(jié)點(diǎn)和子節(jié)點(diǎn)可以分別通過(guò) MOSI 和 MISO 線路同時(shí)發(fā)送數(shù)據(jù)。在SPI通信期間，數(shù)據(jù)同時(shí)被發(fā)送（串行移出到MOSI/SDO總線上）和接收（總線（MISO/SDI）上的數(shù)據(jù)被采樣或讀入）。串行時(shí)鐘邊沿同步數(shù)據(jù)的移位和采樣。SPI接口使用戶能夠靈活地選擇時(shí)鐘的上升沿或下降沿來(lái)采樣和/或轉(zhuǎn)換數(shù)據(jù)。請(qǐng)參考器件數(shù)據(jù)手冊(cè)，確定使用SPI接口傳輸?shù)臄?shù)據(jù)位數(shù)。

時(shí)鐘極性和時(shí)鐘相位

在SPI中，主電源可以選擇時(shí)鐘極性和時(shí)鐘相位。CPOL 位設(shè)置空閑狀態(tài)下時(shí)鐘信號(hào)的極性。空閑狀態(tài)定義為 CS 在傳輸開始時(shí)為高并過(guò)渡到低電平的時(shí)間段，以及當(dāng) CS 為低并在傳輸結(jié)束時(shí)過(guò)渡到高電平的時(shí)間段。CPHA位選擇時(shí)鐘相位。根據(jù)CPHA位，上升或下降時(shí)鐘邊沿用于采樣和/或移位數(shù)據(jù)。主節(jié)點(diǎn)必須根據(jù)子節(jié)點(diǎn)的要求選擇時(shí)鐘極性和時(shí)鐘相位。根據(jù)CPOL和CPHA位選擇，有四種SPI模式可用。表1顯示了四種SPI模式。

圖2至圖5顯示了四種SPI模式下的通信示例。在這些示例中，數(shù)據(jù)顯示在 MOSI 和 MISO 行上。傳輸?shù)拈_始和結(jié)束用綠色虛線表示，采樣邊緣用橙色表示，移位邊緣用藍(lán)色表示。請(qǐng)注意，這些數(shù)字僅供說(shuō)明之用。為了成功進(jìn)行SPI通信，用戶必須參考產(chǎn)品數(shù)據(jù)手冊(cè)，并確保滿足器件的時(shí)序規(guī)格。

圖2.SPI 模式 0，CPOL = 0，CPHA = 0：CLK 空閑狀態(tài) = 低電平，數(shù)據(jù)在上升沿采樣，在下降沿移動(dòng)。

圖3顯示了SPI模式1的時(shí)序圖。在此模式下，時(shí)鐘極性為0，表示時(shí)鐘信號(hào)的空閑狀態(tài)為低電平。此模式下的時(shí)鐘相位為1，表示數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿（由橙色虛線表示）上采樣，數(shù)據(jù)在時(shí)鐘信號(hào)的上升沿（由藍(lán)色虛線表示）上偏移。

圖3.SPI 模式 1，CPOL = 0，CPHA = 1：CLK 空閑狀態(tài) = 低電平，數(shù)據(jù)在下降沿采樣并在上升沿移動(dòng)。

圖4顯示了SPI模式3的時(shí)序圖。在此模式下，時(shí)鐘極性為1，表示時(shí)鐘信號(hào)的空閑狀態(tài)為高電平。此模式下的時(shí)鐘相位為1，表示數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿（由橙色虛線表示）上采樣，數(shù)據(jù)在時(shí)鐘信號(hào)的上升沿（由藍(lán)色虛線表示）上偏移。

圖4.SPI 模式 3，CPOL = 1，CPHA = 1：CLK 空閑狀態(tài) = 高電平，數(shù)據(jù)在下降沿采樣并在上升沿移動(dòng)。

圖5顯示了SPI模式2的時(shí)序圖。在此模式下，時(shí)鐘極性為1，表示時(shí)鐘信號(hào)的空閑狀態(tài)為高電平。此模式下的時(shí)鐘相位為0，表示數(shù)據(jù)在時(shí)鐘信號(hào)的上升沿（由橙色虛線表示）上采樣，數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿（由藍(lán)色虛線表示）上偏移。

圖5.SPI 模式 2，CPOL = 1，CPHA = 0：CLK 空閑狀態(tài) = 高，數(shù)據(jù)在上升沿采樣并在下降沿移動(dòng)。

多子節(jié)點(diǎn)配置

多個(gè)子節(jié)點(diǎn)可以與單個(gè) SPI 主節(jié)點(diǎn)一起使用。子節(jié)點(diǎn)可以以常規(guī)模式或菊花鏈模式連接。

常規(guī) SPI 模式：

圖6.多子節(jié)點(diǎn) SPI 配置。

在常規(guī)模式下，需要從主節(jié)點(diǎn)為每個(gè)子節(jié)點(diǎn)選擇單獨(dú)的芯片。一旦主器件使能（拉低）片選信號(hào)，MOSI/MISO線路上的時(shí)鐘和數(shù)據(jù)就可用于所選子節(jié)點(diǎn)。如果啟用了多個(gè)片選信號(hào)，則MISO線路上的數(shù)據(jù)將損壞，因?yàn)橹鞴?jié)點(diǎn)無(wú)法識(shí)別哪個(gè)子節(jié)點(diǎn)正在傳輸數(shù)據(jù)。

從圖6可以看出，隨著子節(jié)點(diǎn)數(shù)量的增加，來(lái)自主節(jié)點(diǎn)的片選線數(shù)量也在增加。這可以快速增加主節(jié)點(diǎn)所需的輸入和輸出數(shù)量，并限制可以使用的子節(jié)點(diǎn)數(shù)量。在常規(guī)模式下，可以使用不同的技術(shù)來(lái)增加子節(jié)點(diǎn)的數(shù)量;例如，使用多路復(fù)用器生成片選信號(hào)。

菊花鏈法：

圖7.多子節(jié)點(diǎn) SPI 菊花鏈配置。

在菊花鏈模式下，子節(jié)點(diǎn)的配置使得所有子節(jié)點(diǎn)的片選信號(hào)綁定在一起，數(shù)據(jù)從一個(gè)子節(jié)點(diǎn)傳播到下一個(gè)子節(jié)點(diǎn)。在此配置中，所有子節(jié)點(diǎn)同時(shí)接收相同的 SPI 時(shí)鐘。來(lái)自主節(jié)點(diǎn)的數(shù)據(jù)直接連接到第一個(gè)子節(jié)點(diǎn)，該子節(jié)點(diǎn)向下一個(gè)子節(jié)點(diǎn)提供數(shù)據(jù)，依此類推。

在這種方法中，當(dāng)數(shù)據(jù)從一個(gè)子節(jié)點(diǎn)傳播到下一個(gè)子節(jié)點(diǎn)時(shí)，傳輸數(shù)據(jù)所需的時(shí)鐘周期數(shù)與菊花鏈中的子節(jié)點(diǎn)位置成正比。例如，在圖7中，在8位系統(tǒng)中，需要24個(gè)時(shí)鐘脈沖才能在3位系統(tǒng)上提供數(shù)據(jù)。RD子節(jié)點(diǎn)，而常規(guī)SPI模式下只有8個(gè)時(shí)鐘脈沖。圖8顯示了通過(guò)菊花鏈傳播的時(shí)鐘周期和數(shù)據(jù)。并非所有 SPI 器件都支持菊花鏈模式。請(qǐng)參閱產(chǎn)品數(shù)據(jù)表以確認(rèn)是否有菊花鏈可用。

圖8.菊花鏈配置：數(shù)據(jù)傳播。

ADI公司支持SPI的開關(guān)和多路復(fù)用器

支持ADI SPI的最新一代開關(guān)可顯著節(jié)省空間，而不會(huì)影響精密開關(guān)性能。本文的這一部分討論一個(gè)案例研究，說(shuō)明支持 SPI 的交換機(jī)或多路復(fù)用器如何顯著簡(jiǎn)化系統(tǒng)級(jí)設(shè)計(jì)并減少所需的 GPIO 數(shù)量。

ADG1412是一款四通道、單刀單擲（SPST）開關(guān)，需要將四個(gè)GPIO連接到每個(gè)開關(guān)的控制輸入端。圖9顯示了微控制器和一個(gè)ADG1412之間的連接。

圖9.微控制器 GPIO 作為開關(guān)的控制信號(hào)。

隨著電路板上開關(guān)數(shù)量的增加，所需的 GPIO 數(shù)量顯著增加。例如， 在 設(shè)計(jì) 測(cè)試 儀器 系統(tǒng) 時(shí)， 會(huì) 使用 大量 開關(guān) 來(lái) 增加 系統(tǒng) 中 的 通道 數(shù)量。在4×4交叉點(diǎn)矩陣配置中，使用四個(gè)ADG1412。該系統(tǒng)將需要 16 個(gè) GPIO，限制了標(biāo)準(zhǔn)微控制器中可用的 GPIO。圖10顯示了使用微控制器的16個(gè)GPIO連接四個(gè)ADG1412的過(guò)程。

圖 10.在多子節(jié)點(diǎn)配置中，所需的 GPIO 數(shù)量大大增加。

減少 GPIO 數(shù)量的一種方法是使用串行至并行轉(zhuǎn)換器，如圖 11 所示。該器件輸出可連接到開關(guān)控制輸入的并行信號(hào)，并且可通過(guò)串行接口SPI進(jìn)行配置。這種方法的缺點(diǎn)是通過(guò)引入附加組件來(lái)增加物料清單。

圖 11.使用串行至并行轉(zhuǎn)換器的多子節(jié)點(diǎn)交換機(jī)。

另一種方法是使用 SPI 控制的開關(guān)。這種方法的優(yōu)點(diǎn)是減少了所需的GPIO數(shù)量，還消除了額外的串行至并行轉(zhuǎn)換器的開銷。如圖12所示，只需7個(gè)微控制器GPIO即可向4個(gè)ADGS1412提供SPI信號(hào)，而不是16個(gè)微控制器GPIO。

圖 12.支持 SPI 的開關(guān)可節(jié)省微控制器 GPIO。

交換機(jī)可以配置為菊花鏈配置，以進(jìn)一步優(yōu)化 GPIO 計(jì)數(shù)。在菊花鏈配置中，無(wú)論系統(tǒng)中使用的開關(guān)數(shù)量如何，主（微控制器）僅使用四個(gè) GPIO。

圖 13.支持以菊花鏈形式配置的交換機(jī)，以進(jìn)一步優(yōu)化 GPIO。

圖 13 用于說(shuō)明目的。ADGS1412數(shù)據(jù)手冊(cè)建議在SDO引腳上安裝上拉電阻。為簡(jiǎn)單起見，此示例中使用了四個(gè)開關(guān)。隨著系統(tǒng)中開關(guān)數(shù)量的增加，電路板簡(jiǎn)單和節(jié)省空間的好處是顯著的。支持ADI SPI的開關(guān)采用4×8交叉點(diǎn)配置，6層板上有8個(gè)四通道SPST開關(guān)，整體電路板空間減少20%。

審核編輯：郭婷