芯行紀(jì)科技有限公司（以下簡稱“芯行紀(jì)”）資深業(yè)務(wù)總監(jiān)陶然受邀出席中國集成電路設(shè)計(jì)業(yè)2022年會(huì)暨廈門集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇（ICCAD 2022）并發(fā)表演講，著重分享了在EDA領(lǐng)域用機(jī)器學(xué)習(xí)技術(shù)能夠帶來的變革性進(jìn)展，以及詳細(xì)的相關(guān)技術(shù)創(chuàng)新點(diǎn)和在實(shí)際應(yīng)用中的精彩表現(xiàn)。

演講實(shí)錄（內(nèi)容為節(jié)選）

芯行紀(jì)在今年8月份推出了自主研發(fā)的首款智能化的EDA軟件AmazeFP。在大家看來可能它就是一個(gè)做自動(dòng)floorplan的工具，但是實(shí)際上它內(nèi)部包含的技術(shù)遠(yuǎn)遠(yuǎn)不只是floorplan這么簡單。

首先它是一個(gè)machine-learning-driven的工具，具備AI的預(yù)測功能。另外，它除了完成floorplan的功能性以外，還包含了global placement的引擎和global routing的引擎，所以它可以更好地預(yù)測timing、power和congestion。通過這樣的軟件，用戶可以非常容易的自動(dòng)化地得到類似于有經(jīng)驗(yàn)的工程師手動(dòng)擺放出來的floorplan結(jié)果。

大家都知道floorplan其實(shí)是整個(gè)數(shù)字后端流程的第一步，也是非常重要的一步，因?yàn)閒loorplan的質(zhì)量會(huì)影響到我們芯片的PPA最終能夠達(dá)到的高度。因此數(shù)字芯片設(shè)計(jì)公司往往都會(huì)用它最有經(jīng)驗(yàn)的人來做floorplan工作。而現(xiàn)在我們將可以通過AmazeFP自動(dòng)完成這一工作。如果芯片設(shè)計(jì)公司沒有那么多有經(jīng)驗(yàn)的工程師，那它完全就可以通過AmazeFP自動(dòng)產(chǎn)生得到比擬甚至超過有經(jīng)驗(yàn)工程師擺放出來的floorplan。如果設(shè)計(jì)公司已經(jīng)有一些非常資深的工程師，AmazeFP也可以把他們從繁瑣的手動(dòng)調(diào)整、探索的工作中解放出來，讓他們把精力花在更有明確性的選擇方案和其他更多有創(chuàng)造性的工作上，AmazeFP工具的一大意義就在于此。

另外，圖形界面是我們產(chǎn)品的一個(gè)亮點(diǎn)，所有見過這個(gè)圖形界面的客戶都跟我們反饋說，這個(gè)界面和現(xiàn)在主流的工具比較起來要漂亮非常多，這也說明我們的研發(fā)不光是想在內(nèi)核上做一個(gè)引領(lǐng)者，我們也是“外貌協(xié)會(huì)”的，在外觀上也要做一個(gè)引領(lǐng)者。這個(gè)外觀除了好看以外，還具備好用（easy-of-use）的特性，這樣才能做到內(nèi)外兼修。

接下來再給大家分享AmazeFP在實(shí)際應(yīng)用中的一些成績。

首先大家可以看一下這個(gè)例子，這是一個(gè)GPU的design。大家可以看到左邊的這幅圖是有經(jīng)驗(yàn)的工程師手動(dòng)擺放出來的floorplan，右邊這幅圖是AmazeFP自動(dòng)擺放出來的。做過后端設(shè)計(jì)的人應(yīng)該都很清楚，像這樣的floorplan，基本上需要一個(gè)有經(jīng)驗(yàn)的工程師花費(fèi)一周左右的時(shí)間，而AmazeFP只需要兩個(gè)小時(shí)就能完成，這大幅度提高了工作效率。

另外很有意思的一點(diǎn)，是工程師和AmazeFP工具的一些選擇其實(shí)在有些地方是非常相似的，比如說大家看到的紅色的這些block，不管是工程師還是AmazeFP，都傾向于把它放在右上角，深藍(lán)色的部分都傾向于放在右下角，所以說工具和工程師其實(shí)對某些地方的認(rèn)知是非常一致的，但在其他一些地方工具采取的解決方案跟我們工程師不一樣。

大家都知道一個(gè)GPU的設(shè)計(jì)，一般來說它的時(shí)序比較容易滿足，而因?yàn)樗?guī)模比較大，runtime比較長，另外繞線資源會(huì)比較緊張，所以它最大的問題應(yīng)該是congestion。從AmazeFP通過machine learning預(yù)測自動(dòng)擺放的floorplan來看，繞線后的total DRC會(huì)有非常大的減少。

接下來是一個(gè)CPU的例子。大家對CPU所追求的就是更好的PPA，消費(fèi)類電子的公司會(huì)把CPU的PPA看成是非常重要的一個(gè)指標(biāo)，因?yàn)樗赡苤苯雨P(guān)系到產(chǎn)品面市時(shí)候的市場定位和定價(jià)，所以大家都會(huì)把資源重用在CPU core的hardening上。

我們可以看到這個(gè)實(shí)例中，左邊上面是有經(jīng)驗(yàn)的工程師手動(dòng)擺放出來的floorplan，一般有經(jīng)驗(yàn)的工程師可能需要1~2周時(shí)間，經(jīng)過大約十幾二十輪的迭代，才可以最終定下來這樣的floorplan。而AmazeFP自動(dòng)擺放花費(fèi)的時(shí)間大概在50分鐘左右，就可以實(shí)現(xiàn)同樣的PPA效果，甚至更好。

大家可以感受一下我們工程師和工具自動(dòng)擺放 floorplan的差異性在哪里。對比看一下上下兩個(gè)floorplan，兩個(gè)floorplan里靠左邊的綠色和黃色的block，工程師和AmazeFP選擇是類似的，但是有些地方很明顯不同。大家可以看到上面這個(gè)floorplan右上角的位置，一看就是我們?nèi)藶槭謩?dòng)的選擇，為什么？因?yàn)檫@一組block肯定是相同類型的，通過我們的直覺，肯定是把它們放在一起，因?yàn)樗倪B接關(guān)系、timing path肯定強(qiáng)相關(guān)，放在一起肯定是沒錯(cuò)，這樣擺放也符合人的審美。但是這樣做會(huì)不會(huì)是最好的選擇呢？不見得。

我們可以看一下AmazeFP的選擇是怎樣的。工具把這一組同一類型的block拆成了左右的兩個(gè)分布，很明顯這個(gè)是機(jī)器的選擇，因?yàn)樗辉诤跞祟悓徝赖囊?，它完全是從?shù)學(xué)上去尋找一個(gè)最優(yōu)解。從最終的結(jié)果我們可以看到，工具的選擇對PPA會(huì)更好，我們基于工具自動(dòng)擺放出來的floorplan，可以得到更好的timing和power。

接下來這個(gè)design也是CPU core，是RISC-V的。這個(gè)相對來說簡單一點(diǎn)，通過有經(jīng)驗(yàn)的工程師擺放差不多要一周多的時(shí)間，AmazeFP二十幾分鐘就可以完成。

從分組上看，工程師和AmazeFP的分組幾乎一樣，但是擺放的位置差不多旋轉(zhuǎn)了180度?；谶@樣的調(diào)整之后，我們可以看到auto floorplan出來的結(jié)果在timing和power上面也都有明顯的改善。

除了剛才提到的這些high performance core之外，我們其實(shí)在一些其它類型的block上也進(jìn)行了嘗試，大家可以看到無一例外的PPA都會(huì)有明顯的改善，并且在設(shè)計(jì)時(shí)間上會(huì)有大幅度的節(jié)省。

除了用機(jī)器學(xué)習(xí)可以得到更好的PPA和更快的runtime之外，我們還可以利用機(jī)器學(xué)習(xí)去預(yù)測繞線。因?yàn)樵谧鰂loorplan的時(shí)候，其實(shí)很多后續(xù)的信息都是不完整的，所以說我們可以通過machine learning做一個(gè)預(yù)測，預(yù)估后面繞線的實(shí)際結(jié)果。大家可以看到這兩個(gè)floorplan，很明顯地，AmazeFP出來的結(jié)果中，繞線的問題會(huì)得到明顯改善。

通過以上案例，我們想讓各位知道，機(jī)器學(xué)習(xí)技術(shù)和EDA工具結(jié)合以后產(chǎn)生了巨大的威力，芯行紀(jì)作為一個(gè)專注數(shù)字后端技術(shù)的EDA公司，期望在人工智能技術(shù)和云技術(shù)上面能夠做出更多的嘗試并取得成績。我們從最初規(guī)劃工具時(shí)，在做最底層的軟件架構(gòu)的時(shí)候，就開始考慮了這些方向，并從第一行代碼開始，我們就在執(zhí)行這些想法，現(xiàn)在我們看見了很好的結(jié)果。

未來的一到兩年內(nèi)，大家會(huì)陸續(xù)看到更多Amaze系列的產(chǎn)品問世，我們也希望通過有AI和Cloud技術(shù)加持的產(chǎn)品，能夠讓大家眼前一亮。作為一家國內(nèi)的EDA公司，我們希望并積極地會(huì)與IC設(shè)計(jì)公司和foundry進(jìn)行更深入的合作，為集成電路事業(yè)貢獻(xiàn)自己的一份力量。

關(guān)于芯行紀(jì)

芯行紀(jì)科技有限公司（X-Times Design Automation Co., LTD）匯聚全球杰出EDA技術(shù)支持和研發(fā)精英，著力于自主研發(fā)符合3S理念（Smart、Speedy、Simple）的數(shù)字實(shí)現(xiàn)EDA平臺(tái)，包含新一代布局布線技術(shù)，同時(shí)提供高端數(shù)字芯片設(shè)計(jì)解決方案，可大幅度提升芯片設(shè)計(jì)效率，并助力實(shí)現(xiàn)芯片一次性快速量產(chǎn)，在人工智能、智能汽車、5G、云計(jì)算等集成電路領(lǐng)域?yàn)楸姸嗪献骰锇榈母咚侔l(fā)展和產(chǎn)業(yè)騰飛保駕護(hù)航。

審核編輯：湯梓紅