從學電子開始，就免不了要跟電容打交道。只要涉及濾波、去耦、旁路之類的，就必不可少會用到電容。

記得剛工作的時候，參考老師傅的5V-Buck電路，輸出端就是經典的10uF+1uF+100nF的大小容值組合。

當時問帶班的師傅，為啥這樣組合？他給出的解釋是：大電容在穩壓的同時，還濾除低頻干擾，小電容濾除高頻干擾。

然后我又百度找了一下資料，大部分也是這樣的回復：小電容濾掉頻率比較高的信號，通過的信號的頻率就是在這兩個電容濾掉之間那一段。

大電容是電解電容，有極性，對交流電不起作用，對不平滑的直流電濾波，使之趨于平滑。小電容是無極電容，是濾除交流高頻雜波。

這些看起來都是很有道理的，畢竟從電容的容抗特性來看，這種解釋是很有對的。旁路就是在信號源出增加一個低阻抗路徑，將瞬態能量分量到地的做法。

但是，隨著工作經驗的累積，我覺得這種簡單的大小電容容值的并聯，有時候不僅起不到濾波的作用，反而會帶來一些負面的影響。

尤其是系統速度增加時，適用于與較低的系統速度和較慢的邏輯要求設計的電路，使用不同容值的并聯做法會帶來一些問題，比如增加RFI/EMI的問題、降低噪聲容限等等。

因為電容的實際模型是R-L-C的串并聯組合，基于這種實際電容模型，就知道電容的阻抗曲線是有諧振點，這在電容的Datasheet的手冊上面也能獲取。

?

既然電容存在諧振點，那么對于不同容值的電容組合，就容易產生如下圖所示的反諧振。這樣不僅對濾波沒有幫助，反而會帶來壞處。

?

所以，在實際電路設計中，還是盡可能選用一個電容值。即使需要多個不同容值的電容并聯，也需要根據電容的諧振特性選擇，從而匹配濾除噪聲的頻率特性。

電容在EMI的調試中經常使用，下圖是調試一個5V-Buck電路中測試到的頻譜圖，頻譜儀的底噪是38dbuV左右的。

很明顯，在280MHz附近有一個尖峰59dbuV，噪聲的幅值是1mV，需要濾除。一般的做法是，在電源的輸入線對地并聯一個3.3nF左右的電容，對于f=280MHz， 其阻抗Zc=1/(2*pai*f*c)=1.7Ω，同時參考電容的阻抗曲線，選擇諧振點在280MHz附件，形成一個低阻抗通路，所以應該是有效果的。

?

通過增加了一個3.3nF電容，280MHz附近的尖峰41dbuV，噪聲的幅值是0.1mV對于f=280MHz的幅值從59dbuV降低到41dbuV，降低了18dbuV，這個說明改進是有效果的。

?

電容濾除noise signal，一般就是RC低通濾波器的形式實現，但是在選型3.3nF的電容時候，并沒有電阻R，我的理解是，噪聲源的內阻充當了電阻R，如果噪聲源的內阻很小，選型3.3nF的電容也不起作用。 下圖是以理想電容模型仿真，可以看到，當內阻很小的時候，即使濾波電容的容抗很小，但是和內阻分壓，還是會造成濾波效果差。

所以，在EMI改進的時候，即使選擇電容的諧振點是濾除噪聲的頻帶，其濾除效果依然不怎么好。這個時候，應該要對噪聲源的源內阻做一些分析。

? ?

上圖是使用理想電容模型做分析，那么如果用實際電容模型來仿真，效果又是怎樣的？

如下圖所示，顯然，從仿真結果來看，實際電容模型和理想電容模型差距是巨大的，有相同點，也有不同點。

? ?

相同點：噪聲源的源內阻越大，幅頻曲線衰減越多。

不同點：幅頻曲線不是以20dB/10dec持續滾降。這也就是說實際電容模型不是單極點模型。這是由于電容存在ESR，在高頻會提供一個零點，所以在高頻出，幅頻曲線不會再滾降的。

在這個EMI的改進過程中，很巧的是加一個3.3nF電容，就將280MHz的噪聲幅值降低了，可能這個噪聲源的源阻抗有10Ω左右，因此可以在280MHz有一個20dB的衰減。

需要說明一點，關于噪聲源的源阻抗是自己的一個理解，也不一定正確。對此，歡迎大家在文末留言，一起交流討論。

由于280MHz的噪聲幅值是41dbuV，還沒有達到底噪的38dbuV，還有一個細小的凸包。更換一個不同阻抗曲線的電容，應該可以得到改進。

但是，在電源線加一個電感，組成LC二階濾波器，以40dB/10dec的滾降斜率，濾波效果會更好的：

?

通過仿真的結果來看，確實在280MHz的頻率出，幅頻曲線是-45dB，相對RC的一階濾波器的-24dB，提高了20dB的衰減。

這個看來在EMI的改進中，僅僅依靠電容完全濾除噪聲有些難度，所以需要加上共模電感，磁珠之類的磁性元件才有效果的。

EMI的改進需要使用頻譜儀邊測試邊分析，找出是電場干擾還是磁場干擾，相應的添加元件，才能見效快的。







審核編輯：劉清