人生沒有白走的路，每一步都算數。

1 前言

很多硬件面試官都會問一些"看似比較偏"的技術問題，比如，晶振的匹配電容計算方法。電工阿Q往往一臉茫然。

然而，看似偏的技術問題其實并不是真正的偏，是因為真正理解的人比較少。真正有動力去理解此類問題。

電工阿Q肯定說：我就是不會這個計算公式，也不需要知道這個知識，但我的水平依然還是嘎嘎厲害，你把我咋滴?

其實，這就是普通工程師與優秀工程師之間的區別!有太多的東西實際應用起來差別并不大，優秀工程總會比普通工程師要懂得多一些，比如晶體，51、AVR、STC、PIC、STM32等單片機典型應用電路一大堆，照著畫原理圖就是了，無論是大牛還是菜鳥，使用起來大家都一樣!

但事實是：

1%的那部分知識就能決定你的技術層次，而其它99%的知識大多數地球人都知道。

大多數人的工作內容都是很相似的，然而能解決其它人所不能解決的人，才是公司最需要的!

換言之，從面試單位的角度判斷，如果你理解某個"看似很偏"的技術問題，從概率上來講，你的水平比那些不理解的工程師要高很多(當然，萬事無絕對，也許你走狗屎運恰好知道這個知識點，而其它都不知道，呵呵噠)。

嘮叨這么多，馬上進入正題

2 分析

一般單片機都會有這樣的電路，如下圖。晶振的兩個引腳與芯片(如單片機)內部的反相器相連接，再結合外部的匹配電容CL1、CL2、R1、R2，組成一個皮爾斯振蕩器(Pierce oscillator)。

上圖中，U1為增益很大的反相放大器，CL1、CL2為匹配電容。匹配電容是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮芯片輸入端的對地電容。一般晶振兩端所接電容是所要求的負載電容的兩倍。這樣并聯起來就接近負載電容了。

CL1和CL2是電容三點式電路的分壓電容，接地點就是分壓點。以接地點為參考點，輸入和輸出是反相的，但從并聯諧振回路即石英晶體兩端來看，形成一個正反饋以保證電路持續振蕩，它們會稍微影響振蕩頻率，主要用與微調頻率和波形，并影響幅度。

X1是晶體，相當于電容三點式電路里面的電感。如下圖：

電容三點式LC振蕩器交流等效電路

R1是反饋電阻(一般≥1MΩ)，它使反相器在振蕩初始時處于線性工作區，R2與匹配電容組成網絡，提供180度相移，同時起到限制振蕩幅度，防止反向器輸出對晶振過驅動將其損壞。

這里涉及到晶振的一個非常重要的參數，即負載電容CL(Load capacitance)，

它是電路中跨接晶體兩端的總的有效電容(不是晶振外接的匹配電容)，主要影響負載諧振頻率和等效負載諧振電阻，與晶體一起決定振蕩器電路的工作頻率，通過調整負載電容，就可以將振蕩器的工作頻率微調到標稱值。負載電容的公式如下所示：

其中，

個管腳間的寄生電容(Shunt Capacitance)。

CD表示晶體振蕩電路輸出管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CO、外加匹配電容CL2，即CD=CPCB+CO+CL2。

CG表示晶體振蕩電路輸入管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CI、外加匹配電容CL1，即CG=CPCB+CI+CL1。

一般CS為1pF左右，CI與CO一般為幾個皮法，具體可參考芯片或晶振的數據手冊。

舉例，比如規格書上的負載電容值為CL=18pF,假設CS=0.8pF，CI=CO=5pF，CPCB=4pF;

帶入公式可得CD=CG=34.4pF，計算出來的匹配電容值CL1=CL2=25pF。3 注意事項

如果實際的負載電容配置不當，不僅會引起線路參考頻率的誤差.一般情況下，增大負載電容會使振蕩頻率下降，而減小負載電容會使振蕩頻率升高。

還會在如發射接收電路上，使晶振的振蕩幅度下降(不在峰點)，影響混頻信號的信號強度與信噪。當波形出現削峰,畸變時,可通過增加負載電阻調整(幾十K到幾百K)。要穩定波形時并聯一個1M左右的反饋電阻。

標稱頻率相同的晶振，負載電容不一定相同。因為石英晶體振蕩器有兩個諧振頻率，一個是串聯諧振晶振的低負載電容晶振：另一個為并聯振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容一至，不能冒然互換，否則會造成電器工作不正常。

4 結語

好了，你現在可以把面試官KO了!

本文與家人們分享了電工阿Q在華為面試過程中遇到的一道題目，希望家人們吶，能通過本文能夠掌握MCU晶振匹配電容的計算。一步一步，從此走上人生巔峰!

審核編輯：湯梓紅