SPI是一種非常有用且靈活的標準，但其靈活性源于其簡單性。四個單向中速隔離通道將處理SPI至幾MHz的時鐘速率。設計人員放棄的是中斷服務支持和直接通信通道（如復位功能）或來自未啟用SPI功能的警報等功能。結果是，使用 SPI 的實際接口經常有額外的 GPIO 線路并行運行來處理這些功能。當SPI被隔離時，所有這些線路都需要隔離。在許多情況下，額外的通信不需要高速，因此設計人員會選擇批準的器件清單，將幾個光耦合器放在SPI所需的高速數字隔離器旁邊。但光耦合器的設計并不像數字隔離器那么簡單，尤其是簡單的低速光耦合器。可能需要一門關于光耦合器CTR（電流傳輸比）如何隨時間和溫度變化以及它如何影響應用中速度的速成課程。如果額外的通信在多個方向上，則需要多個封裝，因為如果是多通道器件，光耦合器通道必須在同一方向上傳輸數據。隨著設計的制定，尺寸、成本和投入的時間會迅速增加。

采用基于i耦合器的數字隔離器的隔離式SPI?

SPI總線使用四個高速數字或光隔離通道可輕松隔離。四通道數字隔離器能夠以緊湊的外形實現隔離，同時通常支持5 MHz至10 MHz SPI時鐘速率。無論是基于集成微變壓器、電容器還是光耦合器，信號都需要跨越隔離柵傳輸。在當前的隔離技術中，存在兩種主要的編碼方案來耦合輸入信號：邊沿編碼和電平編碼。電平編碼方案允許較低的傳播延遲隔離器，并且通常消耗較高的空閑功率，并且具有較差的時序性能（抖動和PWD）。另一方面，邊緣編碼方案具有更低的功耗和更好的時序性能。但是，許多基于邊緣的實現具有更長的傳播延遲，這會限制SPI總線中的時鐘速度。我們將探索消除這種限制并允許隔離非常高性能SPI總線的技術。

在邊沿編碼方案中，輸入數字轉換跨越隔離柵進行編碼。然后通過解碼這些轉換在輸出側再現數字輸入。圖1中的示例波形（A型）顯示了如何對輸入邊沿進行差分編碼。上升和下降輸入轉換分別編碼為窄正脈沖和負脈沖。

只要數字輸入在切換，這種信號傳輸就可以正常工作，但如果發生輸入到輸出的直流電平不匹配，除非得到糾正，否則它們可能會持續存在。這在上電期間數據通道空閑時最為明顯;沒有任何東西跨越隔離柵傳輸輸入引腳的直流狀態，在傳輸邊沿之前，啟動狀態可能與輸入數據不匹配。為了解決這個問題，邊緣編碼方案采用某種形式的“刷新”電路來確保輸出端的直流正確性。刷新通過在預設持續時間（T刷新） 的輸入不活動。圖1還顯示了邊緣編碼方案示例（B型波形）中的刷新。

圖1.跨越隔離柵的編碼波形示例。A型和B型分別是帶有和不帶刷新信號的編碼波形。

在波形中，即使輸入信號沒有在上升沿和下降沿之間轉換，也會跨越勢壘傳輸多個編碼的上升轉換，以刷新接收器狀態并確保其處于高電平狀態。很容易看出，除了確保上電時正確的輸出狀態外，刷新電路還有助于在輸出狀態損壞并與輸入狀態不同步時糾正輸出狀態。該方案消耗空閑功率，因為編碼數據不斷傳輸。

由于邊緣編碼方案中需要刷新，因此了解此方案中固有的時序影響非常有用。從圖1中的波形可以看出，輸入轉換和刷新信號都通過同一隔離通道傳輸，但在時間上是分開的。由于輸入信號與內部刷新發生電路完全異步;輸入轉換可能會在傳輸上一個轉換的刷新的同時發生。這可能導致接收器的定時問題，從而導致邏輯錯誤。為了避免這種時序沖突誤差，刷新電路需要在信號路徑中添加一些“前瞻”延遲。延遲可確保跨越屏障的編碼信號之間的最小間隔，因此允許接收器明確解碼任何編碼傳輸序列。缺點是這種延遲會顯著增加隔離器的傳播延遲，從而限制其隨著速度的增加滿足SPI時序約束的能力。

幸運的是，可以解決此限制。如果輸入轉換和刷新狀態在不同的隔離元件上傳輸，然后在輸出端合并，則無需任何前瞻延遲及其伴隨的時序損失。將這一想法擴展到多通道隔離器，所有通道的刷新狀態可以在單個隔離通道上進行時間復用，然后解復用并與各自的輸出合并。基本上，輸入狀態被采樣、打包并跨越隔離柵串行傳輸。接收器跟蹤輸入直流狀態，然后根據輸入保持非活動狀態的時間，在使用直流狀態或上次輸入轉換之間進行仲裁以更新輸出。只需一個額外的數字隔離器通道即可承載所有刷新狀態，我們可以將所有輸入通道從前瞻延遲中解放出來，讓它們只攜帶輸入開關信息，從而顯著改善傳播延遲。圖 2 說明了這一想法。

圖2.帶有專用第三隔離通道的框圖，承載輸入1和2的時間復用刷新。

ADI公司的SPIsolator系列高速數字隔離器采用該方案在SPI通道上實現極低的傳播延遲，從而實現高達17 MHz的高帶寬隔離SPI總線實現。額外的隔離器通道攜帶刷新信息，并用于傳輸各種其他低吞吐量信號，方法是將數據復用為在隔離中來回傳輸的數據包。這實現了除SPI串行數據位之外的其他通信，從而實現了多功能但高度集成的隔離式SPI總線。?

帶輔助數據通道的 SPI

某些版本的SPIsolator產品系列在多路復用刷新通道上捆綁了三個250 kbps輔助（AUX）數字通道。三種不同的產品變體允許為這些輔助通道進行多通道方向配置。即使輔助通道是異步的，它們也會在通過單個隔離通道傳輸之前進行采樣和分組。根據通道輸入相對于內部采樣時鐘的切換時間，這些輔助通道的傳播延遲最多可以變化2.6 μs。異步輔助信號的采樣和序列化也會將它們同步到內部采樣時鐘。如果慢速信號之間的精確時序很重要，這可能會導致時序問題，特別是對于1.2 μs或更短時間窗口內的精度。幸運的是，典型SPI總線周圍的輔助信號很少需要彼此之間如此精確的時序關系。更重要的是，這種低速數據系統經過精心設計，只要邊沿之間至少間隔最小偏斜（V伊克斯庫).換言之，如果一個邊沿在輸入端領先于另一個邊沿，則隔離器不會顛倒順序。

通用 SPI 接口示例

在圖3中，我們可以看到一個典型的SPI應用，需要一個1 MHz SCLK、4線SPI和三個額外的信號，用于中斷、電源良好和復位。低速通道可能只需要40 μs的prop延遲。選擇這些參數是為了允許檢查所有組件選項。時序完全在所有主要隔離器類型的能力范圍內，因此我們可以比較集成對解決方案尺寸和成本的影響，而與性能無關。以下是一些實現選項：

使用所有光耦合器

SPI使用數字隔離器，慢信號通道使用光耦合器

使用完全集成的數字隔離器，如ADI SPI隔離器

圖3.典型的SPI應用，具有通過多種技術實現的補充功能。

示意性地，解決方案看起來并沒有太大的不同。但是，如果我們看一下圖4，我們可以看到IC在PCB上的布局。紅框大致表示隔離元件所需的面積，并為所需的無源元件留出空間。

圖4.典型的SPI應用，具有光耦合器實現的補充功能。

從混合速度光耦合器解決方案作為基準開始，許多設計人員將考慮將標準數字隔離器與非常便宜的光耦合器相結合，認為這是實現低速信號的最經濟有效的方法。解決方案之間的面積差異很大程度上是因為數字隔離器允許在單個封裝內混合通道方向，從而避免了大量的封裝開銷。混合技術解決方案可能具有成本效益，但會給設計帶來額外的損失和穩定性問題。廉價的光耦合器速度慢，而且由于簡單，需要一些思考和研究才能構建成功的設計。必須注意確保它們在時間和溫度下保持穩定，同時最大限度地降低功耗。

從光耦合器解決方案到完全集成的解決方案（如ADI ADuM3152 SPI隔離器）的面積減少了近75%。

SPI隔離器中的集成解決方案具有通道間速度差和脈沖階反轉的內置保護功能，無設計開銷，也無需額外的電路板空間。集成解決方案中提供的低速通道還支持明顯高于單晶體管光耦合器的數據速率。該集成解決方案的成本遠低于光耦合器解決方案的一半，并且以比分立式光耦合器更低的單位通道成本提供低速通道。考慮到SPI性能，ADuM3152數字隔離解決方案可以支持時鐘速率高達17 MHz的SPI，因為傳播延遲非常短，而光耦合器“快速”通道可以以合理的成本工作到3 MHz。

解復用SSB以控制多達4個從站

在ADuM3154產品變體中，使用250 kbps、低速、2通道地址總線來控制隔離式從機選擇地址線（SSx），允許在短短2.6 μs內更改目標從器件。圖6顯示了使用通用隔離器和ADuM3154的實現方案。圖 5 顯示了如何更改地址位 （SSAx） 時的 SSx 轉換。

圖6.典型的多從SPI應用。

圖7.典型的SPI應用，具有光耦合器實現的補充功能。

ADuM3154使用2位地址總線將主從選擇（MSS）路由至四個從機之一。這些地址總線位是低速信號，再次與常規四個高速SPI通道的刷新狀態捆綁在一起。與刷新狀態一樣，地址位都經過采樣、打包并通過隔離柵串行傳輸。在從機端，數據包被反序列化，地址位用于解復用MSS。 根據地址總線相對于內部采樣時鐘的切換時間，解復用器在2.6 μs內將MSS信號路由到所需的從機。地址位是總線的一部分，必須彼此同步。在采樣和序列化過程中要特別注意，以確保這些地址位在輸出端保持同步，特別是在從一個選定的從站轉換到另一個從站期間。

多從SPI接口示例

常見的SPI設計要求是與共享同一SPI總線的多個從器件通信。這可以通過幾種方式完成。如果數據將同時從所有次級側設備采樣，并且所有數據每幀傳輸一次，那么最簡單的方法是將部件菊花鏈連接在一起，并通過單個隔離端口串行移出鏈的全部內容。但是，當數據采集順序不固定時，必須單獨對每個SPI從站進行尋址。這給隔離接口帶來了特殊的挑戰。

如果必須單獨尋址每個從站，則每個設備必須具有單獨的從站選擇線。在許多情況下，從機選擇不僅為SPI通信選擇特定目標，而且還在ADC中啟動轉換，因此該線路還必須具有高精度的時序。在許多實現中，這需要一個與時鐘通道速度相當的額外隔離通道，以保持時序。4通道隔離式SPI設計如圖6所示，其中標準的4個高速隔離通道增加了3個額外的高速隔離通道。

另一種從站選擇方法如圖6的右側所示。副邊使用多路復用器，低速隔離選擇線路可用于選擇目的地。必須小心切換多路復用器控制線，以便在時序有點偏差時，它們不會跳到不正確的中間狀態。該方案通過SPI隔離器器件中提供的低速通道實現，并且由于應用定義明確，因此可以內置不確定狀態的保護措施，以防止小的時序誤差產生瞬態輸出狀態。

歸根結底，當任何技術都可以支持性能時，最佳設計選擇歸結為易于實施、尺寸和成本。圖 7 顯示了三種可能的實現方式。從左到右是使用七個隔離通道的簡單光耦合器解決方案，接下來是使用數字隔離器的相同方案，最后是SPI隔離器的集成多路復用器功能。光耦合器解決方案是最大的，而數字隔離器是其72%，SPI隔離器僅占用36%的PCB空間。這三種解決方案的成本比例相似，SPIsolator方法明顯低于替代方案。

結論

在設計高性能隔離式SPI解決方案時，SPI隔離器產品系列使用多路復用控制通道支持具有極低傳播延遲的高速SPI，并最大限度地提高輔助功能的集成度。SPI通道與補充功能的組合可以方便地設計高度集成的隔離式SPI總線，同時減少設計時間、成本和電路板空間。

審核編輯：郭婷