本應用筆記描述了如何修改包含DS33R41逆復用以太網映射器(集成四端口T1/E1/J1收發器)的設計的印刷線路板(PWB)網表,使網表符合聯合測試行動小組(JTAG)規范。這些變化是必要的,因為DS33R41被設計為多芯片模塊,在單個封裝中具有多個芯片,不能由邊界掃描描述語言(BSDL)定義用于板級JTAG測試。應用筆記包含外部引腳映射表、內部芯片焊盤鍵合表和連接信息,使設計人員能夠快速實現精確的JTAG邊界掃描板測試。
介紹
在為電信系統制造硬件時,基本任務之一是測試系統是否存在任何生產缺陷。雖然有許多方法可以測試硬件,但最流行的方法之一是使用聯合測試行動組(JTAG)邊界掃描方法。邊界掃描測試方法涉及在生產之前對硬件進行一些細微的更改,以便可以在生產后執行硬件驗證。在設計過程中,所有支持JTAG的集成電路(IC)器件都通過JTAG測試訪問端口以串行菊花鏈方式連接。驗證由連接到測試訪問端口的專用JTAG測試系統完成。然后,JTAG測試系統使用印刷線路板(PWB)網表、邊界掃描描述語言(BSDL)文件和PWB連接測試向量的組合來驗證引腳到引腳的連接。
BSDL 測試非常簡單。然而,多芯片模塊器件,如集成四端口T1/E1/J1收發器的DS33R41逆復用以太網映射器,無法用單個BSDL文件正確描述,因為單個封裝中有多個芯片。通過簡單地修改PWB網表,并使用兩個BSDL文件而不是一個來描述器件封裝,可以克服這個缺點。
修改印刷線路板網表
在進行JTAG邊界掃描測試之前,必須修改PWB網表中描述DS33R41封裝外部連接的部分,以分離DS33Z41內部芯片和DS21458芯片之間的連接。完成后,網表將定義DS33R41封裝,并帶有兩個獨立的參考標志。這些參考指示符允許兩個不同的BSDL文件分別描述DS33R41封裝內的DS33Z41和DS21458連接。
表 1、2 和 3 以及圖 1 使修改網表的任務變得簡單。表1列出了所有僅連接到DS33Z41芯片的DS33R41封裝引腳。表2列出了所有僅連接到DS21458芯片的DS33R41封裝引腳。表3列出了DS33R41封裝引腳,它們同時連接到DS33Z41芯片和DS21458芯片。圖 1 以為便于查看而創建的格式顯示了相同的信息。
該PWB網表修改和JTAG邊界掃描測試是使用采用Cadence?概念設計的DS33R41工程評估板的簡明網表格式網表進行的。設計人員可以在大約 30 到 60 分鐘內完成操作,具體取決于網表類型和個人的技能水平。對網表文件的大多數編輯都可以使用簡單的文本編輯器完成。但是,根據網表類型,可以在Microsoft? Excel等程序中編輯網表,該程序可以根據列數據對行進行排序。無論編輯如何完成,重要的是要仔細注意細節。必須維護頁眉和頁腳信息等不規則數據,并且網表必須始終以原始格式保存。
以下是完成該過程所需步驟的列表。
在文本編輯器中打開網表文件,將所有連接到DS33R41參考指示號的網絡分組。例如,DS33R41工程評估板上的DS33R41封裝具有U01參考指示符。
將步驟1中隔離的所有網絡分開,包括連接到DS33Z41芯片的網絡、連接到DS21458芯片的網絡和連接到兩個芯片的網絡。使用表 1、2 和 3 以及圖 1 完成此任務。
將所有DS33Z41網絡的參考指示符從U01更改為U01_D1。此步驟假設DS33R41參考指示符為U01。如果參考標志不是 U01,請相應地更改U01_D1。
將所有DS21458網絡的參考指示符從U01更改為U01_D2。假設DS33R41參考指示符為U01。如果不是 U01,請適當更改U01_D2。
復制 22 個共享網絡,以便每個網絡恰好有兩個。將它們分成兩組。
將步驟 5 中創建的第一組網絡的參考標志從 U01 更改為 U01_D1。假設DS33R41參考指示符為U01。如果不是 U01,請適當更改U01_D1。
將步驟 5 中創建的第二組網絡的參考標志從 U01 更改為 U01_D2。假設DS33R41參考指示符為U01。如果不是 U01,請適當更改U01_D1。
保存新創建的網表。
新創建的PCB網表實際上將包含DS33R41物理器件的兩個實例。第一個實例將描述與DS33Z41部分相關的引腳連接;第二部分描述與DS21458部分相關的引腳連接。新的網表可以與兩個DS33R41 BSDL文件和任何相關的測試向量一起加載到任何JTAG測試套件中。
盡管此處記錄的方法已經過測試和驗證,可以正常工作,但其他網表格式可能會有一些不可預見的復雜性。如果在JTAG邊界掃描測試期間需要其他幫助,請使用以下聯系信息。
Pin | Description | Pin | Description | Pin | Description |
A1 | VSS | J18 | RXD[2] | P13 | VSS |
B16 | VDD3.3 | J19 | RXD[0] | P14 | SDMASK[1] |
B17 | VDD3.3 | J20 | VSS | P15 | SRAS |
B19 | VDD3.3 | K3 | VSS | P16 | SDA[11] |
B20 | VDD3.3 | K5 | VSS | P17 | VDD1.8 |
C19 | VDD3.3 | K6 | VSS | P18 | SDMASK[2] |
C20 | REF_CLK | K7 | VSS | P19 | SDATA[18] |
D10 | VDD3.3 | K8 | VSS | P20 | SDATA[19] |
D15 | VSS | K13 | RMIIMIIS | R11 | VSS |
D18 | VDD3.3 | K14 | TCLKE | R12 | SDATA[12] |
D19 | VDD3.3 | K15 | TSERO | R13 | SDATA[6] |
D20 | VDD3.3 | K16 | TBSYNC | R14 | SCAS |
E19 | VDD3.3 | K17 | JTDI1 | R15 | SDCS |
E20 | MDC | K18 | RX_DV | R16 | SBA[0] |
F11 | VSS | K19 | RX_CLK | R17 | SDA[10] |
F14 | VSS | K20 | RX_ERR | R18 | SDATA[31] |
F18 | VDD3.3 | L4 | VSS | R19 | VSS |
F19 | VDD3.3 | L5 | VSS | R20 | VDD1.8 |
F20 | MDIO | L6 | VSS | T11 | SDATA[13] |
G4 | VSS | L7 | VSS | T12 | SDATA[14] |
G5 | VSS | L8 | VSS | T13 | SDATA[5] |
G7 | VSS | L14 | RCLKI | T14 | VDD1.8 |
G12 | VSS | L15 | RBSYNC | T15 | SWE |
G13 | JTMS1 | L16 | RSERI | T16 | SDA[8] |
G14 | JTRST1 | L17 | DCEDTES | T17 | SDA[0] |
G15 | MODEC[1] | L18 | TX_CLK | T18 | SDATA[16] |
G16 | VDD3.3 | L19 | TX_EN | T19 | SDATA[27] |
G18 | QOVF | L20 | TXD[0] | T20 | SDATA[26] |
G19 | REF_CLKO | M5 | VSS | U11 | SDATA[15] |
G20 | VSS | M6 | VSS | U12 | SDATA[4] |
H5 | VSS | M7 | VSS | U13 | VSS |
H6 | VSS | M12 | VSS | U14 | SDCLKO |
H7 | VSS | M13 | VDD1.8 | U15 | VSS |
H8 | VSS | M14 | SDATA[3] | U16 | SDA[1] |
H9 | VSS | M15 | SDATA[1] | U17 | SDA[4] |
H10 | VSS | M16 | VSS | U18 | SDATA[29] |
H14 | JTDO1 | M17 | VDD1.8 | U19 | SDATA[25] |
H15 | RST | M18 | TXD[2] | U20 | SDATA[24] |
H16 | CS | M19 | TXD[1] | V11 | SDATA[11] |
H18 | RXD[1] | M20 | TXD[3] | V12 | SDATA[10] |
H19 | RXD[3] | N12 | VSS | V13 | SDATA[8] |
H20 | VSS | N14 | VDD1.8 | V14 | VSS |
J6 | VSS | N15 | VDD1.8 | V15 | SDA[9] |
J7 | VSS | N16 | VDD1.8 | V16 | SDA[7] |
J8 | VSS | N17 | VDD1.8 | V17 | SDMASK[3] |
J9 | VSS | N18 | VSS | V18 | SDATA[30] |
J15 | VSS | N19 | RX_CRS/CRS_DV | V19 | SDATA[22] |
J16 | VDD1.8 | N20 | COL_DET | V20 | VDD1.8 |
J17 | JTCLK1 | P12 | VSS | W11 | SDATA[0] |
W12 | SDATA[9] | W19 | SDATA[20] | T16 | SDA[6] |
W13 | SDATA[7] | W20 | SDATA[23] | Y17 | SDA[2] |
W14 | VDD1.8 | Y11 | SDATA[2] | Y18 | VDD1.8 |
W15 | SBA[1] | Y12 | VSS | Y19 | SDATA[28] |
W16 | SDA[5] | Y13 | SDMASK[0] | Y20 | SDATA[21] |
W17 | SDA[3] | Y14 | SYSCLKI | ||
W18 | SDATA[17] | Y15 | VDD1.8 |
Pin | Description | Pin | Description | Pin | Description |
A2 | TSSYNC3 | D3 | TCHBLK3 | G9 | RNEGO2 |
A3 | RMSYNC3 | D4 | RLOS/LOTC3 | G10 | DVSS |
A4 | RCHBLK3 | D5 | RSIG3 | G11 | DVSS |
A5 | RPOSO3 | D6 | TPD | G17 | D0 |
A6 | TSYSCLK3 | D7 | RNEGO3 | H1 | RCLK3 |
A9 | TCLK2 | D8 | DVDD | H2 | TSIG3 |
A10 | TVDD | D9 | DVDD | H3 | DVSS |
A11 | TRING2 | D11 | DVDD | H4 | TSYSCLK1 |
A12 | TTIP2 | D12 | RCLKO2 | H11 | RSIG2 |
A13 | TVSS | D13 | TSYNC2 | H12 | RVSS |
A14 | TCHBLK2 | D14 | RCHCLK2 | H13 | RVSS |
A15 | RSYNC2 | E1 | TTIP3 | J1 | DVSS |
B1 | DVSS | E2 | TTIP3 | J2 | TSERI3 |
B2 | DVSS | E3 | TCHCLK3 | J3 | TCLKT3 |
B3 | RSYNC3 | E5 | RVSS | J4 | DVDD |
B4 | RCHCLK3 | E6 | RTIP3 | J5 | TSYSCLK2 |
B5 | RSERO3 | E8 | DVDD | J10 | RPOSO2 |
B6 | DVDD | E9 | DVDD | J11 | RVSS |
B8 | TSIG2 | E10 | DVDD | J12 | RRING2 |
B9 | TSERI2 | E11 | TCLKO2 | J13 | RTIP2 |
B10 | TVDD | E12 | TPOSO2 | J14 | RVDD |
B11 | TRING2 | E13 | TSSYNC2 | K1 | RSYSCLK1 |
B12 | TTIP2 | E14 | RFSYNC2 | K2 | MCLK1 |
B13 | TVSS | F1 | TRING3 | K4 | RSERO1 |
B14 | RCHBLK2 | F2 | TRING3 | K9 | RSERO2 |
C1 | RCLKO3 | F3 | TNEGO3 | K10 | RSYSCLK2 |
C2 | TSYNC3 | F4 | TPOSO3 | L1 | RVSS |
C3 | DVSS | F5 | RVSS | L2 | TRTRST |
C4 | RFSYNC3 | F6 | RRING3 | L3 | BPCLK1 |
C6 | RSYSCLK3 | F7 | RVDD | L9 | TCHCLK4 |
C7 | JTDI2 | F8 | DVDD | L10 | JTDO2 |
C8 | RCLK2 | F9 | DVDD | L11 | JTMS2 |
C9 | DVDD | F10 | DVDD | L12 | MCLK2 |
C10 | DVDD | F12 | DVSS | L13 | JTRST2 |
C11 | DVDD | F13 | RMSYNC2 | M1 | RRING1 |
C12 | TNEGO2 | G1 | TVDD | M2 | RVSS |
C13 | TCHCLK2 | G2 | DVDD | M3 | RSIG1 |
C14 | RLOS/LOTC2 | G3 | TCLKO3 | M4 | TCHBLK1 |
D1 | TVSS | G6 | RVSS | M8 | RCHBLK4 |
D2 | TVSS | G8 | BPCLK2 | M9 | RSYNC4 |
M10 | RFSYNC4 | R5 | DVSS | V6 | RNEGO4 |
M11 | TCLKO4 | R6 | DVSS | V7 | RCHCLK4 |
N1 | RTIP1 | R7 | TSERI4 | V8 | RLOS/LOTC4 |
N2 | RVSS | R8 | RVDD | V9 | RMSYNC4 |
N3 | RPOSO1 | R9 | RRING4 | V10 | DVSS |
N4 | RNEGO1 | R10 | RVSS | W1 | TRING1 |
N5 | DVSS | T1 | TTIP1 | W2 | TVDD |
N6 | DVSS | T2 | TVSS | W3 | TSYNC1 |
N7 | RCLK4 | T3 | DVSS | W4 | TSSYNC1 |
N8 | DVSS | T4 | DVSS | W5 | RCLK1 |
N9 | TCLKT4 | T5 | DVSS | W6 | CST |
N10 | TNEGO4 | T6 | DVSS | W7 | TVSS |
N11 | TPOSO4 | T7 | RSERO4 | W8 | TTIP4 |
N13 | TSSYNC4 | T8 | RVSS | W9 | TRING4 |
P1 | RVDD | T9 | RTOP4 | W10 | TVDD |
P2 | RCHCLK1 | T10 | RVSS | Y1 | RMSYNC1 |
P3 | RCHBLK1 | U1 | TTIP1 | Y2 | RSYNC1 |
P4 | TNEGO1 | U2 | TVSS | Y3 | TCHCLK1 |
P5 | DVSS | U4 | TCLKT1 | Y4 | TSERI1 |
P6 | TSYNC4 | U5 | DVSS | Y5 | TSYSCLK4 |
P7 | TSIG4 | U6 | DVSS | Y6 | RSYSCLK4 |
P8 | DVSS | U7 | RPOSO4 | Y7 | TVSS |
P9 | JTCLK2 | U8 | RSIG4 | Y8 | TTIP4 |
P10 | RCLKO4 | U9 | DVSS | Y9 | TRING4 |
P11 | TCHBLK4 | U10 | DVSS | Y10 | TVDD |
R1 | RFSYNC1 | V1 | TRING1 | ||
R2 | RLOS/LOTC1 | V2 | TVDD | ||
R3 | TPOSO1 | V4 | RCLKO1 | ||
R4 | TCLKO1 | V5 | TSIG1 |
Pin | Description | Pin | Description | Pin | Description |
A16 | WR/RW | C16 | A9 | E17 | A6 |
A17 | D1 | C17 | A7 | E18 | A4 |
A18 | A5 | C18 | A2 | F15 | RD/DS |
A19 | A0 | D16 | D5 | F16 | D3 |
A20 | A1 | D17 | A8 | F17 | D2 |
B15 | D6 | E7 | MODEC[0] | G17 | D0 |
B18 | A3 | E15 | INT | ||
C15 | D7 | E16 | D4 |
圖1.DS33R41 400 引腳 BGA,顏色編碼引腳排列和芯片圖。
審核編輯:郭婷
-
集成電路
+關注
關注
5381文章
11385瀏覽量
360853 -
收發器
+關注
關注
10文章
3397瀏覽量
105863 -
以太網
+關注
關注
40文章
5375瀏覽量
171107
發布評論請先 登錄
相關推薦
評論