微控制器、FPGA、DSP、ADC 和其他采用多個電壓軌工作的器件需要電源排序。這些應(yīng)用通常要求內(nèi)核和模擬模塊在數(shù)字I/O軌之前上電，盡管某些設(shè)計可能需要其他序列。在任何情況下，適當(dāng)?shù)纳想姾完P(guān)斷時序都可以防止閂鎖造成的直接損壞和ESD的長期損壞。此外，對電源進行排序可錯開上電期間的浪涌電流，這在采用限流電源供電的應(yīng)用中是一種特別有用的技術(shù)。

本文討論使用分立元件對電源進行排序的優(yōu)缺點，并介紹一種簡單而有效的時序方法，該方法利用ADP5134的內(nèi)部精密使能引腳實現(xiàn)時序控制，該引腳將兩個1.2 A降壓穩(wěn)壓器與兩個300 mA LDO集成在一起。它還展示了一些時序控制器IC，它們可能對需要更準(zhǔn)確和靈活時序控制的應(yīng)用有用。

圖1所示為需要多個電源軌的應(yīng)用。這些電源軌是核心電源 （VCCINT）、I/O 電源 （V首席運營官）、輔助電源 （V科考），和系統(tǒng)內(nèi)存供應(yīng)。

圖1.為處理器和 FPGA 供電的典型方法。

例如，Xilinx Spartan-3A FPGA 具有內(nèi)置的上電復(fù)位電路，可確保在允許配置器件之前，所有電源均已達到其閾值。這降低了對電源排序的嚴(yán)格要求，但為了最大限度地降低浪涌電流水平并遵守連接到FPGA的電路的排序要求，電源軌應(yīng)按如下方式上電：V?CC_INT→ VCC_AUX→ V首席運營官.請注意，某些應(yīng)用需要特定的序列，因此請始終閱讀每個數(shù)據(jù)手冊的電源要求部分。

使用無源延遲網(wǎng)絡(luò)的簡單電源排序

對電源進行排序的一種簡單方法是使用電阻、電容和二極管等無源元件延遲信號進入穩(wěn)壓器的使能引腳，如圖2所示。當(dāng)開關(guān)閉合時，D1 導(dǎo)通，而 D2 保持打開狀態(tài)。電容器 C1 充電，EN2 處的電壓以 R1 和 C1 確定的速率上升。當(dāng)開關(guān)斷開時，電容C1通過R2、D2和R放電至地拉.EN2 處的電壓以 R2、R 確定的速率下降拉和 C2。改變R1和R2的值會改變充電和放電時間，從而設(shè)置穩(wěn)壓器的導(dǎo)通和關(guān)斷時間。

圖2.簡單的電源排序方法使用電阻、電容和二極管。

這種方法對于不需要精確排序的應(yīng)用可能很有用，而一些應(yīng)用，只需延遲信號就足夠了，可能只需要外部R和C。將這種方法與標(biāo)準(zhǔn)穩(wěn)壓器配合使用的缺點是，使能引腳的邏輯閾值可能隨電壓和溫度而變化很大。此外，電壓斜坡的延遲取決于電阻和電容的值和容差。典型的X5R電容在–55°C至+85°C溫度范圍內(nèi)變化約±15%，由于直流偏置效應(yīng)，變化±10%，使得時序不精確，有時不可靠。

精密使能使測序變得簡單

為了獲得穩(wěn)定的閾值電平以實現(xiàn)精確的時序控制，大多數(shù)穩(wěn)壓器需要一個外部基準(zhǔn)電壓源。ADP5134通過集成精密基準(zhǔn)電壓源克服了這一問題，節(jié)省了大量成本和PCB面積。每個穩(wěn)壓器都有一個單獨的使能輸入。當(dāng)使能輸入端的電壓升至V以上時IH_EN（最小值為0.9 V），器件退出關(guān)斷狀態(tài)，內(nèi)務(wù)管理模塊接通，但穩(wěn)壓器未激活。使能輸入端的電壓與精確的內(nèi)部基準(zhǔn)電壓（典型值為0.97 V）進行比較。一旦使能引腳上的電壓超過精密使能門限，穩(wěn)壓器就會被激活，輸出電壓開始上升。基準(zhǔn)電壓源在輸入電壓和溫度轉(zhuǎn)折范圍內(nèi)的變化僅為 ±3%。這種小范圍確保了精確的時序控制，解決了使用分立元件時出現(xiàn)的問題。

當(dāng)使能輸入端的電壓降至基準(zhǔn)電壓以下80 mV（典型值）時，穩(wěn)壓器失活。當(dāng)所有使能輸入上的電壓降至 V 以下時IL_EN（最大值為0.35 V），器件進入關(guān)斷模式。在這種模式下，電流消耗降至1 μA以下。圖3和圖4顯示了ADP5134精密使能閾值在整個溫度范圍內(nèi)的Buck1精度。

圖3.在整個溫度范圍內(nèi)具有精密使能導(dǎo)通閾值，10 個樣本。

圖4.在整個溫度范圍內(nèi)的精密使能關(guān)斷閾值，10 個樣本。

使用電阻分壓器的簡單電源排序

通過將一個穩(wěn)壓器輸出的衰減版本連接到下一個上電穩(wěn)壓器的使能引腳，可以對多通道電源進行排序，如圖5所示，其中穩(wěn)壓器依次導(dǎo)通或關(guān)斷：降壓1→降壓2→LDO1→LDO2。圖6顯示了EN1連接到V后的上電順序合1.圖7顯示了EN1與V斷開連接后的關(guān)斷序列合1.

圖5.使用ADP5134進行簡單排序。

圖6.ADP5134啟動序列

圖7.ADP5134關(guān)斷時序

時序控制器 IC 提高定時精度

在某些情況下，實現(xiàn)精確的時序比減少PCB面積和成本更重要。對于這些應(yīng)用，可以使用電壓監(jiān)控和排序器IC，例如四通道電壓監(jiān)控器ADM1184，在整個電壓和溫度范圍內(nèi)提供±0.8%的精度。或者，具有可編程時序的四通道電壓排序器和監(jiān)視器ADM1186可能適用于需要更精細地控制上電和關(guān)斷時序的應(yīng)用。

ADP5034 4通道穩(wěn)壓器包括兩個3 MHz、1200 mA降壓穩(wěn)壓器和兩個300 mA LDO。典型的時序功能可通過使用ADM1184監(jiān)控一個穩(wěn)壓器的輸出電壓來實現(xiàn)，并在被監(jiān)控輸出電壓達到一定電平后向下一個穩(wěn)壓器的使能引腳提供邏輯高電平信號。這種方法如圖8所示，可用于不提供精密使能功能的穩(wěn)壓器。

圖8.使用四通道電壓監(jiān)控器ADM1184對ADP5034 4通道穩(wěn)壓器進行排序。

結(jié)論

使用ADP5134的精密使能輸入進行時序控制簡單且易于實現(xiàn)，每個通道僅需兩個外部電阻。使用ADM1184或ADM1186電壓監(jiān)控器可以實現(xiàn)更精細的時序控制。

審核編輯：郭婷