作者：Bill Kolasa, Harry Holt, and Matthew Duff

二十多年來，CareFusion Nicolet一直是腦電圖診斷系統領域的先驅發展。EEG（腦電圖）監測用于睡眠研究、腦圖譜和 ICU 患者大腦活動的神經學分析。隨著腦研究和腦電圖診斷的不斷突破，腦電監測設備有望在傳統臨床環境之外的新環境中運行。這些新環境帶來了新的設計挑戰 — 本文解決了其中的一些挑戰。

Harry（ADI公司的運算放大器應用工程師）：最近，Bill、Matt和我就EEG前端設計第一階段——儀表放大器（儀表放大器）——的權衡進行了一些討論。我們認為與其他設計師分享可能會很有用。

Matt（ADI公司的儀表放大器應用工程師）：沒錯。Bill 查看了我們產品組合中的許多儀表放大器，但最終還是創建了自己的儀表放大器。這在性能驅動的應用程序中非常不尋常，因此我們希望涵蓋思考過程。比爾，你能概述一下你的設計目標嗎？

Bill Kolasa（CareFusion首席電氣工程師）：我們目前有一個基于儀表放大器的設計，對我們來說表現良好，但我們希望優化某些性能特征，同時降低功耗。

正如許多EEG和ECG設備的設計人員所知，電極中半電池電位的差異會產生測量系統必須能夠承受的大直流偏移。我們目前的系統設計用于處理高達±900 mV的偏移。為了應對現場看到的不同電極類型和環境條件，我們希望將公差提高到±1300 mV。

圖1.腦電圖信號鏈。

同時，我們正在考慮電池供電的設計，因此我們需要大幅降低所有組件（包括儀表放大器）的功耗。我們目前的功耗為每通道28 mW，我們希望將其降低到10 mW或更低。我們可以選擇允許增加噪音以獲得這種功率降低。

馬 特：我們在心電圖和腦電圖客戶身上看到了很多這種權衡。對于ECG和EEG前端設計，噪聲、失調處理能力和功耗之間存在固有的權衡。

由于減法級的噪聲，大多數儀表放大器具有較大的噪聲分量。在高增益應用中，這并不重要，因為無論增益如何，該噪聲在輸出端都保持不變。因此，當噪聲與輸入端相關時，它非常小。

不幸的是，在EEG和ECG應用中，增益受到電極大偏移的限制。如果要使用大增益來獲得良好的噪聲性能，失調迫使您使用大電源來處理較大的失調。

法案：這確實是我們之前使用AD8221儀表放大器的設計所做的。輸出噪聲為75 nV/√Hz，輸入噪聲為8 nV/√Hz。為了降低以輸入端為參考時大輸出噪聲的貢獻，我們將AD8221的增益設置為14.8（有關噪聲計算細節，請參見公式1和公式2）。增益還將我們的共模抑制提高了23 dB，因為共模增益是單位增益（參見公式3）。但是，為了利用該增益處理900 mV電極偏移，我們必須使用±15.5 V dc的電源軌（參見公式4）。我們的EEG放大器由64個通道組成，對于電池供電的應用來說，功耗變得太高。

我一直在等待ADI公司推出具有低輸出噪聲的儀表放大器。這是什么時候發生的？

馬 特：放大器的輸出噪聲主要由六個電阻驅動。（圖 2 中的 R1 到 R6）我們可以降低這些電阻值，但這有幾個缺點：1）儀表放大器現在必須向這些電阻驅動更多的電流。為了在這些更高的驅動條件下保持良好的線性度，我們必須構建更強大的放大器，消耗更多的電流。這對您來說是一個雙重打擊：您必須通過小值電阻器提供額外的電流，并為更強大的放大器提供更多電流。

圖2.教科書儀表放大器配置。

法案：對于我的功耗問題來說，這聽起來不是好消息。

馬 特：您的Rg增益設置電阻會變小。這對于噪聲來說是一件好事，但如果您期望過壓條件差很大，那就不是那么好了。它使放大器的輸入對高增益下的大差分電壓的魯棒性降低。我們可以添加電路來解決這個問題，但這個電路會增加輸入噪聲。

法案：這對我們來說可能不是問題，因為我們的電極輸入端已經有保護電路。

馬 特：隨著減法器電路中的電阻變小，基準引腳的輸入阻抗也會變小。這意味著，如果要使用緩沖器驅動該引腳（這在您的應用類型中很常見），驅動放大器必須在目標頻率范圍內具有非常低的輸出阻抗。否則，您可以降低系統的 CMRR 與頻率的關系。較低的輸出阻抗與頻率的關系需要更高功率的驅動放大器。

法案：是的，在我們的新設計中，我們正在驅動該引腳，因此這將是一個問題。我們花了一些時間尋找一種緩沖器，其CMRR性能與僅將引腳接地相似。

回到最初的問題，我們讓AD8221的電源電流為0.9 mA，工作電壓為±15.5 V。我們希望通過減少儀表放大器的電流消耗和減少電源軌來降低功耗。我們開始尋找仍能滿足我們其他性能要求的低功耗器件。

我們研究的一個儀表放大器是AD8235/AD8236。它具有非常低的功率和小尺寸，但噪聲太大，最大5 V電源軌無法滿足我們的直流失調規格。

馬 特：這些是基于CMOS的儀表放大器，功耗為40 μA。 在功率勝過性能的ECG監測應用中非常受歡迎，但對于診斷腦電圖來說還不夠好，而CareFusion就是這樣做的。

法案：我們考慮的另一部分是AD627。它還消耗非常小的功率，并允許寬電源軌。我們過去曾測試過噪聲，因此知道它在功耗方面具有良好的性能。然而，它采用SOIC封裝，如今尺寸很大，不能很好地減小電路板尺寸。

馬 特：是的，也許我們應該為此做點什么...

法案：然后，您就有了具有300 μA至500 μA電源電流和寬電源范圍的多種器件，例如AD8226和AD8227。然而，所有這些器件的輸入偏置電流至少為20 nA，超過了本設計低于5nA的指定要求。

馬 特：對于AD8226和AD8227等器件，我們希望能夠一直測量到負電源。我們使用了更簡單的輸入級來做到這一點，并且必須犧牲一些輸入偏置電流才能實現目標。在AD8221上，我們同時使用輸入偏置電流補償和超β晶體管，將偏置電流降至幾百pA（典型值）。這讓我們的很多客戶都很高興，但代價是我們放棄了輸入的一些空間。

比爾，是什么驅動了您的偏置電流規格？我以為腦電電極的源阻抗約為10 kΩ？對于AD8226，最大輸入偏置電流為27 nA，為270 μV，與電極的大失調相比，這算不了什么。您能告訴我們是什么驅動了您的偏置電流規格嗎？

法案：5 nA規格確實來自我們的一些放大器，這些放大器必須處理更高的電極阻抗。但是，該放大器的EEG顯示帶寬要求低至直流。我們關注的是盡量減少由于電極阻抗變化而導致的基線漂移效應。

在我們發現ADI或您的競爭對手的儀表放大器都不能滿足我們的所有要求后，我們決定考慮構建自己的儀表放大器。我們知道，對于>100 dB CMRR，在減法器級中使用匹配電阻非常重要。我們過去曾嘗試過匹配的電阻網絡，但發現這些網絡很昂貴。我們似乎也從未完全獲得預期的CMRR性能，這可能是由于電路板寄生電容。我們發現AD8278差動放大器具有我們想要的性能和功耗。

哈利：四電阻差動放大器比最初看起來更復雜。對于完美的運算放大器，CMRR受到電阻匹配的限制。（圖 2 中的 R3-R6）。差動放大器的近似值（參見參考文獻1）為：

哪里一個d是差動放大器的增益，t是電阻的容差。因此，對于增益為1%和1%的電阻，CMRR = 50 V/V，或約34 dB，對于0.1%的電阻，CMRR = 500 V/V，或約54 dB。

法案：我在你的一本手冊中遇到了類似的解釋。（見參考文獻2）

哈利：上述公式適用于低頻。CMRR在更高的頻率下可能會進一步降低。例如，如果由于PCB布局或內部芯片布局，兩個運算放大器輸入端的輸入電容差為400至500飛法，并且電阻為10 kΩ，則10 kHz時的交流CMRR將降低6 dB至7 dB。如果系統中有一個20 kHz（或更高）的開關穩壓器，這可能很重要。

即使有完美的電阻和平衡電容，CMRR最終也會受到運算放大器的限制。

我看到差分放大器的兩個主要性能類別。首先，典型的高端電流檢測應用要求在電流范圍的高端精度為3%至5%。具有合理失調和大約1%電阻的低成本運算放大器可以滿足您的目標。請記住，一些低成本運算放大器的CMRR可能小于50 dB。這一點經常被忽視。其次，更精確的應用，通常作為分立儀表放大器的第二級，在0.1%至1%范圍內，CMRR大于70 dB至80 dB。這可以通過一個好的運算放大器、四個具有低TC的匹配電阻（最好是比率匹配TC）和仔細的印刷電路板布局來實現。考慮到總成本和電路板空間，單芯片差動運算放大器看起來非常有吸引力。我明白為什么比爾選擇AD8278;我們為他做了艱苦的工作。

法案：ADI公司提供一系列增益為1/2、1或2的差動放大器。我們比較了AD8271和AD8278，選擇AD8278是為了降低功耗。我們將其配置為增益為1/2。這使我們能夠增加輸入緩沖器的增益，降低電源軌（我們確定為±7.5V dc），并滿足噪聲和直流失調容差規格。我們認為，將盡可能多的增益移動到輸入緩沖器可提供最低的噪聲。（參見公式5至公式11，了解新設計的噪聲、CMRR和失調容差。

馬 特：AD8278的增益可配置為1/2或增益2。通常，我們認為需要將放大器置于盡可能高的增益，以獲得最佳噪聲性能。但是，由于AD8278是本設計中的第二級，因此將其置于較低的增益中實際上有助于提高設計的噪聲性能。這使得比爾在第一階段應用了更多的收益。低噪聲設計的基本規則是在第一階段獲得盡可能多的增益，這里的情況確實如此。

預先應用更多增益也有助于儀表放大器的CMRR。正如我們從之前關于電阻容差與CMRR的討論中得出的那樣，將差動放大器增益從1/2更改為2應該會給我們額外的6 dB CMRR。這也符合AD8278數據手冊。但是，如果我們預先使用額外的4×增益，它將使差分增益增加4×同時保持共模增益不變。換句話說，通過預先增益，我們獲得了額外的12 dBCMRR，而我們在差動放大器中施加增益可以獲得6 dB。請注意，只有當第一級運算放大器具有良好的CMRR時，此技巧才有效，因此使用高質量的運算放大器非常重要。

將G = 1/2用于差動放大器級是Bill優化其分立設計與我們的集成儀表放大器相比的一種方式。通常，對于集成的In Amps，我們必須將差動放大器保持在G = 1或更高，因為較低的差動放大器增益限制了儀表放大器處理寬共模電壓擺幅的能力。

法案：經過廣泛搜索，我們選擇了AD8622作為輸入緩沖運算放大器。這款運算放大器具有我們想要的所有規格：小封裝尺寸、低功耗、低輸入偏置電流、0.1–10 Hz低噪聲和寬電源軌。我們認為重要的另一個特征是統一獲得穩定性。雖然我們的緩沖器以10的增益運行，但在儀表放大器配置中，共模信號的增益為1，從而導致潛在的穩定性問題。（見參考文獻3）

哈利：對于前端運算放大器，有幾十種選擇，也許有數百種，因此獲得精確的失調電壓、偏置電流、電源電流、偏置電流等可以優化設計。當我們設計儀表放大器時，我們必須做出一些廣泛的權衡，所以對于最后百分之十的性能，值得付出艱苦的努力。AD8622是我們精密放大器系列的最新成員，是電壓噪聲、低1/f轉折、電源電流、增益帶寬、失調電壓、失調電壓漂移等的完美組合。

我想贊揚比爾對系統進行分區的方式。有時我們看到四邊形的三個部分用于儀表放大器。這是一個很容易落入的陷阱。第一級的要求在Vos、TCVos、增益、帶寬、CMRR等方面與差動放大器級完全不同。同樣，對于最后百分之十的性能，第一階段的雙和第二階段的單倍是很有意義的。為了在運算放大器中獲得低電壓噪聲，我們在第二級中會消耗大量不需要的電流。如果第二級驅動重負載，則需要比第一級運算放大器多得多的驅動。四通道的另一個缺點是：您可能會從輸出運算放大器獲得第一級運算放大器的熱反饋。更詳細的討論見參考文獻 4 和參考文獻 5。

法案：出于電路板空間原因，我們的首選是使用集成儀表放大器。然而，提供精密差動放大器確實使我們能夠微調儀表放大器，而無需昂貴且占用電路板空間的電阻網絡。我們能夠顯著降低功耗，同時仍保持重要的性能特征，如噪聲、CMRR和直流輸入容差。

圖3.簡化的護理融合儀表放大器。

哈利：謝謝，比爾。Matt和我很喜歡與您合作進行最先進的設計。

附錄：比爾方程

計算AD8221在0.1 Hz至100 Hz帶寬下的預期峰峰值噪聲，顯示增益效應（忽略電流噪聲，因為電極阻抗低）。

加入1/f噪聲（使用數據手冊中的增益= 10）：

AD8221BR的預期最小CMRR計算顯示增益增加。

（使用增益 = 數據手冊中的 1 個數字）：

電極偏移容差AD8221的計算：

用于新的儀表放大器設計（由于低阻抗而忽略電流噪聲）。

AD8622緩沖器的噪聲：

加入 1/f 噪聲 =

1/2 Rg 與 Rf 并聯時的噪聲：

來自AD8278的噪聲：

添加 1/f：

對所有來源求和：

新儀表放大器設計的預期最小CMRR：

新設計的電極偏移容差（直流電源連接到一個輸入，第二個輸入接地）。