低功耗是當今電池供電模數轉換器應用的關鍵要求，因為醫療、消費和工業市場的便攜式手持式儀器趨向于減小尺寸和重量、延長每個電池（或每次電池充電）的工作時間和更低的成本，通常伴隨著功能集的增加。即使在非電池供電的應用中，低功耗的優勢也不容忽視，因為低功耗系統可以在沒有散熱器或風扇的情況下運行，使其更小、成本更低、更可靠且“更環?！薄４送猓S多設計人員還面臨著設計具有增強功能或性能的產品的挑戰，同時減少或至少不超過現有功率預算。

當今市場上的ADC種類繁多，這使得選擇滿足特定系統要求的最佳器件更具挑戰性。除了評估常見的轉換器性能特征（如速度和精度）外，如果必須低功耗，還需要考慮更多規格。了解這些規格以及設計決策如何影響功率預算對于確定系統功耗和電池壽命計算至關重要。

ADC的平均功耗是轉換期間使用的功率、未轉換時使用的功率以及每種模式下花費的時間的函數。這可以用公式1來表示。

P平均= 平均功耗。

P卷積= 轉換期間的功耗。

P斯比= 待機或關斷模式下的功耗。

t卷積 = 轉換所花費的時間。

t斯比= 待機或掉電模式所花費的時間。

轉換過程中使用的功率通常遠大于待機功率，因此如果增加待機模式的時間，平均功率會大大降低。逐次逼近（SAR）轉換器類型特別適合這種工作模式。

影響系統電源使用的最大因素之一是板載電源的選擇。對于便攜式應用，系統通常由 3V 紐扣鋰電池直接供電。這避免了對低壓差穩壓器的需求，從而節省了功耗、空間和成本。非電池應用也受益于低電壓轉換器DD電源范圍，功耗隨輸入電壓成比例。選擇可接受的最低 VDDADC將降低功耗。

所有面向低功耗應用的ADC都具有省電或待機模式，可在不活動期間節省能源。ADC可以在單次轉換之間關斷，也可以以高吞吐速率執行突發轉換，ADC在這些突發之間關斷。對于單通道轉換器，工作模式的控制可以集成到通信接口中，也可以在轉換完成后自動進行。

將模式控制集成到通信接口中的優點是減少了引腳數。這降低了功耗，因為要驅動的輸入更少，漏電流也更小。引腳數越少，MCU所需的封裝尺寸越小，I/O越少。無論采用何種控制方法，謹慎使用這些模式都將節省大量電力。

顧名思義，在省電模式下，通過關閉ADC的部分電路來降低功耗。關斷電路重啟轉換所需的時間決定了有效使用此類模式的吞吐速率。對于具有內部基準的ADC，重啟時間將由基準電容充電所需的時間決定。使用外部基準的模數轉換器需要足夠的時間在重啟時正確跟蹤模擬輸入。

對于當今市場上的所有ADC，功耗與吞吐速率成比例。消耗的功率是靜態和動態功率的組合。靜態功耗是恒定的，而動態功耗隨吞吐量線性變化。因此，通過選擇盡可能低的吞吐速率來適應應用，可以節省功耗。

圖1顯示了ADI公司最新的超低功耗ADCAD7091R的典型功耗與吞吐速率的關系。它還比較了利用器件的省電模式如何提供額外的節能效果，尤其是在吞吐速率較低的情況下。AD7091R省電模式的吞吐速率和利用率取決于器件重啟時間，由于AD7091R具有片內基準電壓源，基準電壓源電容充電時間也取決于器件重啟時間?；鶞孰妷涸措娙菰俪潆娝璧臅r間取決于電容和片內基準電壓源重新啟動時電容上剩余的電荷水平。

圖1.AD7091R ADC的功耗與吞吐道的關系

在ADC中啟動轉換請求的最常見方法是通過串行接口使用專用轉換輸入引腳或控制。使用專用輸入引腳 （CONVST），轉換由下降沿啟動。然后由片內振蕩器控制轉換，轉換完成后可通過串行接口回讀結果。因此，轉換始終以恒定的最佳速度運行，允許器件在轉換完成時進入低功耗模式，從而節省功耗。

對于采樣時刻由片上選擇下降沿（CS）啟動的ADC，轉換由內部采樣時鐘（SCLK）信號控制。SCLK頻率將影響轉換時間和可實現的吞吐速率，從而影響功耗。SCLK速率越快，轉換時間越短。轉換時間越短，與正常模式相比，器件處于低功耗模式的可用時間比例增加;因此，可以實現顯著的節能。也就是說，如果每個轉換需要 SCLK 的 N 個周期，則對于每秒的 S 轉換，SCLK 切換的總時間為S × 不適用高萊克，每秒靜態時間如公式2所示。

(2)

因此，對于每秒給定數量的樣本，作為f高萊克增加，每秒的靜止時間也增加。

例如，假設 16 個 SCLK 周期來完成轉換并讀取結果，則以 100 kSPS 采樣和 30 MHz SCLK 的系統采樣將在 94.67% 的時間內處于靜態狀態，也就是說，它將花費 5.33% 的時間進行轉換（每秒 53.3 毫秒）。使用 10 MHz SCLK 運行的同一系統僅在 84% 的時間內處于靜態狀態，也就是說，它將花費 160 毫秒進行轉換。因此，為了達到最佳功耗，轉換器應以允許的最高SCLK頻率運行。

在低功耗設計時，一個重要但經常被忽視的參數是輸出引腳的容性負載，尤其是通信接口引腳，如SCLK、CS和SDO，因為這些I/O變量在轉換過程中狀態不斷變化。在輸出端看到的容性負載是驅動器IC本身的引腳電容加上輸入引腳的引腳電容，加上PCB走線電容。走線電容通?？梢员３衷陲w法范圍內，并且不顯著。為容性負載充電所需的功率（PL） 是負載 （CL）、驅動電壓（V駕駛），以及變化頻率（f），如公式3所定義。

因此，整個系統的功率是負載電容（C在） 乘以開關頻率 （fn） 乘以驅動電壓的平方。

由于ADC驅動SDO引腳，主機微控制器驅動CS、CONVST和SCLK引腳，因此通過最小化所有器件的引腳電容，可以實現最低功耗。

對于CS和CONVST引腳，開關頻率完全由吞吐速率決定。如前所述，SCLK頻率應設置為最大允許頻率以降低功耗。這并不矛盾：重要的一點是，SCLK不是自由運行的——它應該只在盡可能短的時間內處于活動狀態，以便在每次位試驗的SDO線路上傳播結果并控制轉換過程。這取決于器件和分辨率，但通常每比特一個周期，加上一些開銷，或者對于12位轉換器SPI接口，每個樣本大約16個SCLK周期。因此，SCLK的最小頻率是所需的周期數乘以吞吐率。

SDO線路的頻率取決于吞吐率和轉換結果。雖然這是不可控的，但設計人員應該了解它如何影響轉換的功耗。當結果為 101010...序列;當結果全部為 1 或全部為 0 時，將出現最低值。

除了降低吞吐率外，還降低了V駕駛電壓也將大大降低功耗。模數轉換器具有單電源引腳或用于模擬電路和數字接口的獨立電源。一個單獨的V駕駛電源提供了更大的設計靈活性，并避免了對電平轉換器的需求，因為模數接口電壓可以與SPI主機的電壓相匹配。選擇可用于的最低電壓V駕駛將對應于最低的系統功耗。

圖2比較了標準SPI接口（與CS、SDO和SCLK）的典型功率要求與總容性負載的函數關系。V駕駛3 V 和 1.8 V 的值，100 kSPS 的吞吐速率，每次轉換 16 個 SCLK 周期，以及 1010 的最壞情況 SDO 輸出...對于 12 位 ADC。

圖2.典型接口功耗與容性負載的關系。

ADC電路設計的其他典型組成部分是基準電壓源和運算放大器。不言而喻，這些組件也應謹慎選擇低功耗。一些基準電壓源提供省電模式，以減少不活動期間的功耗。放大器的選擇取決于應用，因此應考慮系統吞吐速率，以確保所選放大器最大限度地提高ADC性能并降低功耗。

12位AD7091R專為低功耗應用而設計，具有SPI接口、片內精密2.5 V基準電壓源和1 MSPS采樣速率。轉換通過 CONVST 引腳啟動。片內振蕩器控制轉換過程，從而優化功耗。引腳電容最大值為5 pF。寬輸入電壓范圍（2.7 V至5.25 V）允許集成到更廣泛的應用中，而不僅僅是電池供電的應用。一個單獨的V駕駛1.65 V至5.25 V電源可降低功耗并增強系統集成能力。

工作在1 MSPS時，AD7091R在3 V V時典型功耗為349 μADD.由于其功率隨吞吐速率而變化，因此在 100 kSPS 時可實現 55μA 靜態電流。不轉換但基準電壓源處于活動狀態時的靜態電流為21.6 μA;在省電模式下，僅消耗264 nA電流。AD7091R采用10引腳MSOP或LFCSP封裝。

驅動AD7091R的典型放大器包括AD8031（用于快速吞吐速率應用）和AD8420（用于低帶寬應用）。采用2.7 V電源供電時，AD8031的靜態電流消耗典型值為750 μA;采用5 V電源供電時，AD8420的典型電流為70 μA。

圖3顯示了AD7091R通過CR2032鋰電池供電時的典型電流消耗和計算的電池壽命?？梢郧宄乜吹剑S著吞吐量的降低，電池壽命可以大大延長。

圖3.AD7091R的電池壽命和電流消耗與吞吐量的關系

將AD7091R與大多數其他ADC進行比較時，可以顯著節省功率預算。例如，當與最接近的可用競爭產品（無內部基準電壓源的器件）匹配時，對于1 MSPS吞吐速率，AD7091R的功耗降低了3×以上（典型值為1 mW，而3 V電源的典型功率為3.9 mW）。這相當于將 CR2032 電池的電池壽命延長 400 小時。當考慮到其他器件對外部基準電壓源的需求時，節省的成本將進一步增加。

結論

除了延長電池壽命外，降低功耗還有很多好處。產生的熱量更少，因此外形尺寸更小。由于溫度應力較低，可靠性得到提高。由于元件更小，PCB尺寸可以減小，因此可以降低系統成本，從而減少元件數量，因為不需要散熱器等附件。

本文概述了系統設計人員在使用ADC進行功耗優化時應考慮的幾個重要考慮因素和優勢。

審核編輯：郭婷