在本文中將繼續為大家深入講解信號位采樣點位置，波特率偏差，節點容抗和節點數量。

前文內容：

一文讀懂CAN總線（一）中：標準CAN和擴展CAN以及CAN消息類型；

一文讀懂CAN總線（二）中：CAN總線的位填充機制、錯誤檢測和故障界定、網絡拓撲、終端匹配、電纜與接線、差分信號電壓幅值。

一文讀懂CAN總線（三）中：電纜截面積與通訊距離，波特率、終端匹配電阻與通訊距離，信號延遲與通訊距離和節點最小間距。

信號位采樣點位置

信號位采樣點是指CAN節點識別一個電平邏輯的位置。CAN標準把總線上的每一位都細分為不同的階段，如下圖所示。

△每一個數據位的分段示意圖

在圖中可以看到，每個位被分為同步段、傳播段、相位緩沖段1和相位緩沖段2四個連續部分。

其中采樣點位于相位緩沖段1之后，同步段、傳播段、相位緩沖段1和相位緩沖段2的持續時間都是可以編程的，因此采樣點位置也是間接可編程的。

一般CAN節點是每個位采樣一次（也可以采樣3次，多用于低速場合），采樣點位置都在一個位的50%以后的區域，這是為了讓信號電平趨于穩定。

采樣點越靠后，波形越穩定。但也不是越靠后越好，當采樣點位置超過95%時，因為傳輸過程中的位偏差，可能會引起錯誤。

CIA推薦采樣點為一個位時間的87.5%處，實際項目中，一般設置為70%~90%，大部分汽車廠商規定采樣點為70~80%。

采樣點略靠后，比如80~90%，有利于遠距離傳輸。提高節點波特率寄存器中的同步跳轉寬度SJW值（加大到3個單位時間），可以加大位寬度和采樣點的容忍度。

波特率偏差

由于受到晶振影響，CAN通訊波特率實際值與理論值會有偏差。如果兩個節點之間波特率偏差較大，容易造成誤碼率增大或通訊失敗等問題。

CAN標準規定，設定的理論波特率與實際波特率偏差不得超過±1%；節點需要容忍的波特率偏差不得小于±3%。

節點容抗

在CAN通訊電路設計過程中，節點容抗是容易被忽略的。節點容抗包括收發器引腳電容、PCB走線電容、ESD器件電容以及其它連線電容。

CAN標準對節點容抗有嚴格定義，容抗影響上升沿下降沿斜率，節點容抗增大，上升沿和下降沿會變緩，導致位時間畸變，誤碼率增加。上升沿和下降沿變緩會使得信號延遲變大，在高波特率下，影響信號傳輸質量和通訊距離。

△單節點電容最大值

節點容抗不易測量，需要專門儀器。在電路設計時，要對結合數據手冊中給出的典型值，對CAN接口電路使用的器件總電容值進行估算。

對于高波特率情況下，單節點電容推薦<100pF，多節點電容推薦值見上圖。低波特率應用可以放寬要求。

節點數量

可以連接到網絡上的節點數量由收發器可以驅動的最小負載阻抗來決定。最大節點數量由下面的公式給出（考慮最壞情況）：

其中：
Rdiff_min：收發器差動輸入阻抗最小值
RL_min：收發器可驅動的負載電阻最小值
RT_min：終端匹配電阻最小值

在上式中，收發器差動輸入阻抗最小值（Rdiff_min）和收發器可驅動的負載阻抗最小值（RL_min）由收發器芯片決定，終端匹配電阻最小值（RT_min）由傳輸電纜特性阻抗以及具體應用決定。