Ivan Soc and Eamon Nash

圖1所示為向RF放大器提供偏置電流的典型電路。通常，RF放大器的RF輸出端是主功率晶體管的漏極或集電極。雖然該節點是RF輸出，但也必須提供偏置電流。該電流通常通過電感器提供（圖1中的L1）。RF輸出通過交流耦合電容與該直流偏置隔離（圖2中的C1）。電感和交流耦合電容的這種布置通常稱為偏置三通。

圖1.使用偏置三通的典型RF偏置

寬帶偏置三通設計具有挑戰性。仔細的印刷電路板（PCB）設計以及電感器和交流耦合電容器的選擇至關重要。寄生效應會顯著影響性能，表現為增益響應隨頻率下降。

在寬帶應用中，錐形扼流圈通常用作偏置電感，因為這些扼流圈相對沒有諧振。然而，錐形扼流圈相對昂貴、難以安裝、易碎且物理尺寸大（比較圖 1 中 L2 和 C2 的相對尺寸）。

圖2.使用錐形扼流圈和錐形扼流圈典型尺寸的評估板設計

本應用筆記介紹了一種寬帶偏置三通設計，該設計使用0402尺寸的表貼電感器和電容（以及一個可選的0805尺寸元件）為HMC994APM5E、直流至28 GHz砷化鎵（GaAs）、擬態高電子遷移率晶體管（pHEMT）、單芯片微波集成電路（MMIC）、功率放大器提供寬帶漏極偏置。雖然設計側重于HMC994APM5E，但元件和設計方法適用于其他寬帶放大器。

HMC994APM5E評估板設計，集成偏置三通

HMC994APM5E（EV1HMC994APM5）的默認客戶評估板不提供板載漏極偏置。提供RF輸出的漏極電流和交流耦合需要一個外部連接器偏置三通。請注意，Marki微波BT2-0040用于表征HMC994APM5E。圖4顯示了HMC994APM5評估板的修訂示意圖，其中包括一個表面貼裝寬帶偏置三通電路。這款 2 層板使用 10 密耳羅杰斯 4350B。頂板層的布局如圖11所示（Gerber文件可應要求從ADI公司獲得）。

該電路的默認工作條件如下：

VDD= 10 V

VGG1 ≈ ?0.5 V

VGG2 = 3.5 V

靜態漏極電流（IDQ） = 250 mA

在設計漏極偏置網絡時，必須考慮最大漏極電流（IDD），該電路應繪制時存在RF。我DD值直接影響基于最大額定電流的電感選擇。圖 3 顯示 IDD與HMC994APM5E在不同頻率下的RF輸出功率相比。

圖3.HMC994APM5E IDD與不同頻率下輸出功率的關系

在本例中，工作目標高達22 GHz，最大輸出功率為29 dBm?；诖?，目標最大值IDD電路必須支持的值定義為310 mA。

電路的原理圖和頻率響應分別如圖4和圖5所示。

圖4.HMC994APM5E評估板原理圖，采用表面貼裝偏置三通，推薦器件，工作頻率范圍為10 MHz至22 GHz

圖5.HMC994APM5E的增益和輸出回波損耗與頻率的關系，應用電路如圖4所示

雖然HMC994APM5E的額定工作頻率高達28 GHz，但圖4所示的表面貼裝偏置三通電路將工作頻率限制在約22 GHz，22 GHz以上的增益滾降證明了這一點，如圖5所示。

寬帶偏置電路由三個表面貼裝電感器、一個輸出交流耦合電容器以及一個RF和電源去耦網絡組成。

電感L1對于實現高頻工作至關重要。各種布局實驗已經確定，當L1直接觸碰到RF走線上時，可以實現最佳性能（參見圖11所示的布局）。

電感L2也是一個關鍵元件，必須盡可能靠近L1放置，因為走線越長，電感和電容就越大。電感L2減輕了電感L1和PCB相互作用引起的諧振。

電感L3僅在需要工作頻率為100 MHz或以下時才需要。否則，可以省略 L3。

所有三個電感的選擇基于所需的工作頻率范圍、自諧振頻率和最大額定電流。

鐵氧體磁珠的電容寄生效應低于陶瓷電感，尤其是在高頻下。因此，確保L1和L2是具有高諧振頻率的鐵氧體磁珠，并且L1和L2在其最大額定電流上有足夠的裕量。

輸出交流耦合電容，C外，對于實現高頻操作也至關重要。電容器的最大額定電壓也是一個關鍵考慮因素。由于該電容器本質上是隔直電容器，因此電容器兩端的電壓與施加的直流偏置電壓大致相同。在這種情況下，使用 VDD等于 10 V，選擇最大額定電壓為 16 V 的電容器是合適的。

旁路電容 C12 和 C13 以及去 Q 電阻 R2 和 R3 可減少來自 PCB 的 RF 耦合并濾除電源噪聲。通常，較小電容的位置更靠近放大器。

De-Q電阻有時可用于消除由RF和電源去耦電容以及PCB布局引起的諧振。通常，de-Q電阻值是通過實驗確定的。在某些情況下，de-Q電阻會降低性能。因此， 在PCB設計中包含焊盤是一種很好的做法.如果確定de-Q電阻的存在是不必要的或有害的，則可以在焊盤上放置0 Ω電阻。

RF輸出走線必須保持50 Ω的特性阻抗，使用接地共面波導（GPWG）實現，具有適當的走線尺寸和距離，相鄰接地層上的接地過孔。

以下各節重點介紹該寬帶偏置三通電路各個元件的設計和元件選擇。

設計射頻和電源去耦網絡

本節探討de-Q電阻（R2和R3）和旁路電容（C12和C13）的影響。

去耦元件（R2、R3、C12和C13）可降低RF耦合并濾除電源噪聲。R2和R3是去Q電阻，可減少PCB和去耦電容之間相互作用引起的頻率毛刺。

圖6顯示了寬帶表面貼裝偏置三通的電路細節，重點是R2、R3、C12和C13。

圖6.寬帶偏置三通電路的電路細節（R2、R3、C12 和 C13 焦點），如圖 3 所示

本應用紀要考慮了表1中詳述的三種情況。旁路電容（C12和C13）和de-Q電阻（R1和R2）是變化的，而網絡中其他組件的值保持不變，如下所示：

C外= 0.1 μF （ATC 560L104YTT）

L1 = L2 = 56 nH （0402DF-560XJR）

L3 = 1 μH （0805LS-102XJLB）

圖7和圖8顯示了由此產生的低頻和高頻響應。

圖7.旁路電容和De-Q電阻效應，低頻響應

圖8.旁路電容和De-Q電阻效應，高頻響應

案例3顯示，R3 = 340 Ω，R2 = 0 Ω，C12 = 100 pF，C13 = 10 nF，顯示了高達22 GHz的最佳整體頻率響應（見圖8），其中包括可能有用的輕微正增益斜率與頻率的關系。案例3表明，將R3設置為340 Ω可改善低頻性能（見圖7），消除了12 MHz時頻率響應的顯著下降，這種情況在案例2中出現，其中R3 = 0 Ω。因此，對于所有后續實驗，使用這些de-Q電阻值（R3 = 340 Ω和R2 = 0 Ω）。

不使用電源去耦電容器的案例1顯示出良好的性能，甚至可以將高頻帶寬擴展到24 GHz。但是，增益響應確實在大約500 MHz時有所下降。此外，在該電路中放棄使用RF和電源去耦電容是不切實際且有風險的。因此，不建議使用此實現。

電感對頻率響應的影響

低頻偏置電感器 （L3）

圖9顯示了以L3為重點的寬帶表面貼裝偏置三通網絡的電路細節。僅當需要低于 3 MHz 的工作時，才需要 L100。否則，可以省略 L3。

圖9.寬帶集成偏置三通（L3焦點）的電路細節，如圖1所示

L3的選擇基于所需的頻率響應（10 MHz至22 GHz）和最大電流要求（IDD= 310 mA）。在這種情況下，選擇了0805尺寸的元件，以滿足頻率和電流額定目標規格。

比較了四種情況，詳見表2。L3 是變化的，而所有其他分量值保持不變，如下所示：

COUT = 0.1 μF （ATC 560L104YTT）

L1 = L2 = 56 nH （0402DF-560XJR）

C12 = 100 pF （CC0402JRN-PO9BN101）

R3 = 340 Ω （ERA-2AEB3400X）

C13 = 10 nF （TDK_C1005X7S2-A103K050BB）

R2 = 0 Ω （ERJ-2GE0R00X）

圖10顯示了這四種情況下產生的低頻響應。

圖 10.L3電感的影響，低頻響應

元件的選擇取決于所需的最低工作頻率和必須支持的最大電流。就最低可用頻率而言，情況1（其中L3 = 1 μH）給出了最佳結果。但是，這款1 μH電感的最大額定電流在評估的四個器件中最低（建議最大電流為350 mA，假設制造商建議的最大值裕量為30%）。

相比之下，不使用L4的情況3給出了大約100 MHz的最高最低工作頻率。

案例 2 和案例 3 提供了這些極端之間的折衷方案。L3 = 0.47 μH 時，可在低至 20 MHz 的頻率下工作，最大電流為 504 mA。L3 = 0.11 μH 時，最大電流為 60 mA 時，工作頻率可低至 1400 MHz。L1 和 L2 的默認值可以支持 840 mA 的最大電流，假設其指定最大值的裕量為 30%。

表 2 顯示了所有四種情況，包括元件值、產品編號以及這些元件值的相關最大額定電流。在所有情況下，建議的最大電流都比制造商指定的最大電流低 30%。

高頻偏置電感器（L1 和 L2）

本節探討與L2電感串聯的第二個電感L1的影響，并提供10 MHz至20 GHz、10 MHz至22 GHz和12 GHz至28 GHz的工作解決方案。

將L2與L1串聯可減輕L1和PCB之間相互作用引起的諧振。L1 必須觸及 RFOUT 跡線，并且為了有效，請將 L2 放置在盡可能靠近 L1 的位置。圖11和圖12顯示了帶有板載表面貼裝偏置三通的改進型HMC994APM5E評估板頂層的布局和照片。

圖 11.采用板載偏置三通的改進型HMC994APM5E評估板頂層布局

圖 12.帶有板載偏置三通的改進型HMC994APM5E評估板頂層照片

本節比較了兩種情況。首先將性能與設置為 2 nH （56DF-0402XJR） 的 L560 進行比較。然后，L2 設置為 0 Ω。所有其他組件值保持不變，如下所示：

C外= 0.1 μF （ATC 560L104YTT）

L1 = 56 nH （0402DF-560XJR）

L3 = 1 μH （0805LS-102XJLB）

C12 = 100 pF （CC0402JRN-PO9BN101）

R3 = 340 Ω （ERA-2AEB3400X）

C13 = 10 nF （TDK_C1005X7S2-A103K050BB）

R2 = 0 Ω （ERJ-2GE0R00X）

圖13和圖14顯示了由此產生的低頻和高頻響應。將L2設置為56 nH（0402DF-560XJR）并等于L1值對高頻響應有重大影響（見圖14）。小增益峰值在大約9.5 GHz時趨于平坦，并將大諧振從大約19.5 GHz推至24.5 GHz。

圖 13.增加第二個電感L2與電感L1串聯的影響，低頻響應

圖 14.增加第二個電感L2與電感L1串聯的影響，高頻響應

通過設置 L1 = L2 = 56 nH 并使用圖 15 所示的其他分量值，可實現 10 MHz 至 22 GHz 的寬帶響應。

圖 15.寬帶集成偏置三通的電路細節（L1和L2焦點）

56 nH電感器的建議最大額定電流為840 mA（假設制造商建議的裕量為30%）。但是，1 μH L3電感器推薦的最大電流為350 mA。因此，L3是電路可以支持的最大電流的限制因素。如前所述，如果不需要低于10 MHz的工作，則可以省略L3，以便支持更高的電流。

在需要更大偏置電流的情況下，可以改變L3值（見表2），但代價是較低頻率下的增益滾降（見圖10）。

通過將L1從56 nH（0402DF-560XJR）更改為20 nH（0402DF-200XJR），帶寬可以擴展到28 GHz，但代價是增益滾降低于11 GHz（參見圖16和圖17）。

圖 16.增益比較解決方案 10 MHz 至 22 GHz 與 12 GHz 至 28 GHz 當 L1 從 56 nH 更改為 20 nH 時

圖 17.增益和輸出回波損耗比較解決方案 10 MHz 至 22 GHz 與 12 GHz 至 28 GHz （L1 從 56 nH 更改為 20 nH） 時

圖18所示電路表示12 GHz至28 GHz的寬帶偏置三通解決方案，推薦最大電流限值為840 mA，包括30%的裕量。由于低頻響應并不重要，因此可以去掉L3（或用0 Ω電阻代替）。

圖 18.推薦工作頻率范圍為 12 GHz 至 28 GHz 的電路

輸出交流耦合電容對頻率響應的影響

改變 C 的影響外本節將探討電容器。C外對于保持寬帶頻率響應至關重要。該電容器還必須具有能夠支持應用偏置電壓的額定電壓。在這種情況下，HMC994APM5E具有VDD偏置電壓為10 V.假設有一定的裕量，則C的額定電壓至少為16 V外是合適的。

該電容的插入損耗也很重要，因為這種損耗直接影響電路的總增益。

圖19顯示了以C為重點的寬帶表面貼裝偏置三通的電路細節外.

圖 19.寬帶集成偏置三通的電路細節（COUT焦點）

審查了兩個案例。頻率響應由兩個不同的0.1 μF輸出耦合電容測量，即美國技術陶瓷公司（ATC）的560L104YTT和無源增強公司（PPI）的0402BB103。這些電容器的最大額定電壓分別為 16 V 和 50 V。

所有其他組件值都設置為其默認值，如下所示：

L1 = L2 = 56 nH （0402DF-560XJR）

L3 = 1 μH （0805LS-102XJLB）

C12 = 100 pF （CC0402JRNPO9BN101）

R3 = 340 Ω （ERA-2AEB3400X）

C13 = 10 nF （C1005X7S2A103K050BB）

R2 = 0 Ω （ERJ-2GE0R00X）

圖20和圖21顯示了這兩種情況之間的增益和輸出回波損耗響應比較。

當使用ATC電容時，該電路在所有頻率下表現出略平坦的頻率響應和相同或更高的增益。

圖 20.C 的增益與頻率的關系外= ATC 560L104YTT 和 C外= PPI 0402BB103

圖 21.C的增益和輸出回波損耗與頻率的關系外= ATC 560L104YTT 和 C外= PPI 0402BB103

分立式表面貼裝偏置三通電路與連接器外部偏置三通的性能比較

本節將默認的表面貼裝偏置電路與使用連接器外部偏置三通時獲得的性能進行比較（Marki Microwave BT2-0040）。

圖22顯示了表面貼裝偏置三通電路的原理圖，該電路可提供10 MHz至22 GHz的平坦頻率響應。

圖 22.寬帶集成偏置三通的電路細節

圖23、圖24和圖25顯示了以下兩種情況的增益、輸出回波損耗響應和輸入回波損耗比較：

分立式表面貼裝偏置三通

帶插拔損耗的連接器外部偏置三通

圖 23.分立表面貼裝偏置三通與連接器外部偏置三通的增益與頻率比較

圖 24.分立表面貼裝偏置三通與外部連接器偏置三通的增益和輸出回波損耗與頻率比較

圖 25.分立表面貼裝偏置三通與外部連接器偏置三通的輸入回波損耗與頻率比較

結論

由于良好的PCB設計和適當的元件選擇至關重要，因此使用表面貼裝元件的分立寬帶偏置三通電路設計具有挑戰性。元件選擇涉及多個考慮因素，例如器件帶寬以及最大電壓和電流額定值。

如本應用筆記所述，不同的元件會影響低頻或高頻響應。L1和L2電感以及COUT交流耦合影響高頻響應，而L3電感影響低頻響應。需要C12和C13旁路電容以及R2和R3去Q電阻來限制RF耦合和濾除電源噪聲。雖然始終需要電源去耦電容，但de-Q電阻的存在會增強或降低性能。因此， 反復試驗是必要的， 并且很有用， 為這些組件添加額外的PCB焊盤.

確保L1和L2是鐵氧體磁珠，因為它們在高頻下的寄生效應低。

該 C外交流耦合電容必須具有寬帶頻率響應。其額定電壓必須大于 VDD偏置電壓。通常，根據最大電流和最大額定電壓選擇組件時，假設裕量為30%，即組件看到的最大電流或電壓必須比制造商建議的最大值低30%。

與基于錐形扼流圈的偏置電感器相比，分立式表面貼裝電路將更便宜，物理脆弱性更低。

表4總結了L1、L2和L3變化的電路，以及相關的頻率范圍和達到的最大額定電流。對于所有這些情況，使用相同的電源去耦網絡（即R2 = 0 Ω，R3 = 340 Ω，C12 = 100 pF和C13 = 10 nF）。表 5 列出了所用所有組件的制造商的產品編號。

審核編輯：郭婷