要實現(xiàn)可靠的RF布局，首先要了解電路板堆疊、電源布線和接地的基本原理。本討論將探討這些基本原理，并提供有關(guān)電源布線、電源旁路和接地技術(shù)的實用且經(jīng)過設(shè)計驗證的指南，以最大限度地提高任何RF設(shè)計的性能。本文討論了控制PLL雜散電平的實際示例，因為PLL雜散對電源去耦、接地和濾波器元件放置特別敏感。MAX2827 802.11a/g收發(fā)器參考設(shè)計PCB布局用于說明。

第 1 部分：供應(yīng)路由和旁路基礎(chǔ)知識

在設(shè)計RF電路時，電源部分的實現(xiàn)和布局通常被視為高頻信號路徑的事后考慮。如果不仔細考慮，電路周圍的電源電壓很容易損壞和產(chǎn)生噪聲，從而對RF電路的系統(tǒng)性能產(chǎn)生不利影響。正確規(guī)劃PCB層堆疊，Vcc使用星形拓撲進行布線，并正確解耦 Vcc引腳將有助于實現(xiàn)最佳的射頻性能。

從合理的PCB層定義開始將簡化剩余的布局過程.給定WLAN路由中常用的四層板，典型的堆疊將使用頂層進行元件放置和RF路由，第二層使用接地層，第三層使用電源路由，第四層保留任何信號路由。在第二層放置一個不間斷的接地層對于為RF信號路徑建立良好控制的阻抗至關(guān)重要。它還允許接地返回盡可能短，并隔離第一層和第三層，從而最大限度地減少耦合。雖然可以有效地使用其他堆疊方法（如果使用不同數(shù)量的層，則需要），但此處介紹的方法已被證明是成功的。

雖然使用大功率平面來簡化VCC信號的路由可能很誘人，但這種方法肯定會導(dǎo)致系統(tǒng)性能下降。通過將所有電源電壓連接到一個大平面上，不可能防止噪聲從一個引腳傳遞到另一個引腳。相反，使用星形拓撲可減少系統(tǒng)中各種電源引腳之間的耦合。圖1所示為通過星形拓撲分配VCC的示例，取自MAX2826 IEEE 802.11a/g收發(fā)器評估板的布局。建立一個主VCC節(jié)點，從該節(jié)點分支出各個走線，為每個RF IC電源引腳供電。對每個電源引腳使用獨立的走線可在引腳之間實現(xiàn)空間分離，從而最大限度地減少耦合量。每條線路還將具有與之相關(guān)的有限量的寄生電感，并有助于過濾線路中的高頻噪聲。

圖1.星形拓撲 V抄送路由。

使用星形拓撲進行VCC布線時，必須正確去耦電源線。由于電容器具有寄生電感，去耦變得復(fù)雜。實際上，電容器表示為串聯(lián)RLC電路，如圖2所示。電容在低頻時占主導(dǎo)地位，但在自諧振頻率（SRF）之后，電容器的阻抗將開始看起來是感性的。因此，電容器僅用于在接近或低于其SRF的頻率范圍內(nèi)進行去耦，其中電容器在目標(biāo)頻率下呈現(xiàn)低阻抗。圖3顯示了各種電容值下的典型S11性能。從這些圖中，可以通過圖中的下降清楚地看到SRF。還可以看出，與較低值的電容器相比，較高的電容在較低頻率下提供更好的去耦（顯示較低的阻抗）。

圖2.電容器的等效電路。

圖3.電容阻抗隨頻率的變化。

在VCC星形的主節(jié)點處，最好放置一個大值電容，例如2.2μF。該電容器具有低SRF，但在消除低頻噪聲和產(chǎn)生穩(wěn)定的直流電壓方面非常有效。在IC的每個電源引腳上，應(yīng)使用一個較低值的電容，例如10nF，以消除可能耦合到VCC線路上的任何較高頻率噪聲。如果電源引腳供電的電路部分（即VCO電源）對噪聲特別敏感，則可能需要在IC附近放置兩個電容器。例如，將100pF電容與10nF電容并聯(lián)將提供更寬的去耦頻率范圍，從而使電源不易受到噪聲的影響。應(yīng)仔細檢查每個電源引腳，以確定需要多少去耦，以及特定電路在什么頻率下最容易受到噪聲的影響。

將良好的電源去耦技術(shù)與經(jīng)過深思熟慮的PCB層堆疊和謹慎的Vcc相結(jié)合布線（實現(xiàn)星形拓撲）將為任何RF系統(tǒng)設(shè)計提供堅實的基礎(chǔ)。雖然還有許多其他因素會降低系統(tǒng)性能，但盡可能無噪聲的電源對于實現(xiàn)最佳性能至關(guān)重要。

第2部分：RF接地和使用接地過孔的基礎(chǔ)知識

接地和布線也是WLAN電路板布局和制造中的關(guān)鍵步驟。這些步驟將直接影響電路板寄生參數(shù)，有時會導(dǎo)致不良的系統(tǒng)性能。射頻板設(shè)計中沒有獨特的接地分布解決方案;有幾種方法可以實現(xiàn)令人滿意的系統(tǒng)性能。分離接地層或分離走線可用于分離模擬和數(shù)字信號，或隔離大電流或高發(fā)熱部分。然而，根據(jù)以前的WLAN板設(shè)計經(jīng)驗，四層堆疊板中的單個實心接地層效果很好。一般規(guī)則是通過使用接地層將RF部分與電路板中的其他電路屏蔽來避免交叉干擾。如上文第 1 部分所述，第 2 層通常指定為接地層，而第 1 層用于組件和射頻路由。

接地布置建立后，重要的是以盡可能短的路徑將所有信號接地返回到固體接地層。將過孔從頂層接地降至接地層是此任務(wù)的常見解決方案。然而，過孔是相當(dāng)感應(yīng)的。過孔的物理模型如圖 4 所示。圖5給出了精確的電氣模型，其中L通過通過電感和 C通過是過孔PCB焊盤的寄生電容。在這里討論的接地技術(shù)中，寄生電容可以忽略不計。直徑為1.6mm的0.2mm深孔可提供約0.75nH的電感。2.5GHz/5.0GHz WLAN頻段的等效電抗分別約為12Ω/24Ω。因此，單通孔接地不能為RF信號提供真正的接地。在良好的電路板設(shè)計中，在RF電路部分將盡可能多的過孔接地，特別是對于常用IC封裝的裸露接地焊盤。例如，如果不這樣做，將導(dǎo)致接收前端或功率放大器電路中發(fā)生不希望的發(fā)射極退化，從而導(dǎo)致增益降低和噪聲系數(shù)性能下降。應(yīng)該注意的是，焊接不良的接地焊盤會導(dǎo)致類似的問題影響。此外，功率放大器的散熱需要許多過孔連接到堅固的接地層。

圖4.通孔的物理模型。

圖5.過孔的電氣模型

濾除來自其他級的噪聲，并約束局部產(chǎn)生的噪聲，以避免通過V的級之間的交叉干擾抄送線條是使用 V 的一些優(yōu)點抄送解耦。如果去耦電容共享相同的接地過孔，則由于通孔電感對地，接頭端的這些過孔將承載來自兩個電源的所有RF干擾。這不僅使去耦電容失去其功能，而且還為系統(tǒng)中各級之間的噪聲耦合提供了另一條路徑。

如第3部分后面所述，PLL實現(xiàn)始終是系統(tǒng)設(shè)計中面臨的挑戰(zhàn)。如果沒有良好的接地分離，可能無法實現(xiàn)令人滿意的雜散電平性能。在當(dāng)今的IC設(shè)計中，所有PLL和VCO都集成到芯片中;大多數(shù)PLL利用數(shù)字電流電荷泵輸出通過環(huán)路濾波器控制VCO。通常，需要使用二階或三階RC環(huán)路濾波器將電荷泵的數(shù)字脈沖電流濾波至模擬控制電壓。最靠近電荷泵輸出的兩個電容必須直接接地至電荷泵電路地。這樣可以將接地返回脈沖電流路徑與VCO接地隔離，從而最大限度地減少LO上的比較頻率雜散。第三個電容（用于三階濾波器）應(yīng)直接連接到VCO地，以防止控制電壓隨數(shù)字電流浮動。偏離這些原則會增加高比較雜散的風(fēng)險。

用于接地的PCB布局示例如圖6所示。接地焊盤中有許多接地過孔，允許每個 Vcc去耦電容具有自己的接地通孔。盒子內(nèi)的電路是PLL環(huán)路濾波器。第一個電容器直接連接到GND_CP，而第二個電容器（與R串聯(lián)）旋轉(zhuǎn)180度并以相同的GND_CP返回。然而，第三個電容器連接到GND_VCO。這種接地分布產(chǎn)生了卓越的系統(tǒng)性能。

圖6.PLL濾波器元件放置和接地示例，如MAX2827參考設(shè)計板所示。

第 3 部分：通過適當(dāng)?shù)碾娫磁月泛徒拥毓芾?PLL 雜散

在 802.11a/b/g 系統(tǒng)中滿足發(fā)射光譜模板要求也是設(shè)計過程中具有挑戰(zhàn)性的組成部分。線性度和功耗必須平衡，有足夠的裕量，以符合IEEE和FCC規(guī)范，同時保持足夠的發(fā)射輸出功率。IEEE 802.11g系統(tǒng)的典型目標(biāo)是天線+15dBm，28MHz偏移時為-20dBr。帶內(nèi)鄰道功率比（ACPR）在很大程度上被認為是器件線性度的函數(shù)，可以在合理的范圍內(nèi)適應(yīng)特定應(yīng)用。優(yōu)化發(fā)射線中ACPR的艱巨任務(wù)通常是通過Tx IC和PA中的偏置調(diào)整以及PA輸入、輸出和級間匹配網(wǎng)絡(luò)的微調(diào)來實現(xiàn)的。

然而，并非所有明顯的ACPR問題都必然是由于器件線性度造成的。在一個主要的例子中，即使對功率放大器和PA驅(qū)動器（ACPR的兩個主要貢獻因素）進行了廣泛的調(diào)諧和優(yōu)化，WLAN發(fā)射器的相鄰信道性能也可能低于理想水平。來自發(fā)射器鎖相環(huán)（PLL）的本振（LO）上的雜散也會導(dǎo)致ACPR性能不佳。LO雜散很容易與調(diào)制基帶信號混合，產(chǎn)物將與所需通道一起放大（見圖7）。僅當(dāng)PLL雜散高于特定閾值時，此混頻作用才是一個問題。當(dāng)它們低于此閾值時，ACPR將由PA非線性主導(dǎo)。當(dāng)Tx輸出功率和頻譜模板性能“線性度受限”時，我們可以以電流換取線性度和輸出功率，這是理想的情況。如果LO雜散主導(dǎo)ACPR性能，那么我們就“雜散有限”，并且需要將PA偏置得更高，以降低其在給定P下的ACPR貢獻外.后一種解決方案需要更大的電流，并且設(shè)計靈活性較低。

圖7。 802.11g頻譜模板要求和比較雜散的退化。

這種情況導(dǎo)致人們質(zhì)疑如何有效地將PLL雜散限制在不影響發(fā)射頻譜的幅度？一旦確定了有問題的支線，就可以使用一些技術(shù)。第一個也是最誘人的解決方案可能是縮小PLL的環(huán)路濾波器帶寬，以試圖衰減雜散。這在少數(shù)特定情況下可能有效，但一個例子將暴露這種推理的潛在愚蠢。

以圖 8 所示的假設(shè)情況為例。假設(shè)使用比較頻率為20MHz的小數(shù)N分頻頻率合成器。如果環(huán)路濾波器是二階濾波器，截止頻率為200kHz，則標(biāo)稱滾降約為40dB/十倍頻程，在80MHz時產(chǎn)生20dB的衰減。如果基準(zhǔn)雜散是在-40dBc（可能導(dǎo)致不希望的調(diào)制的水平）下測量的，則產(chǎn)生雜散的機制可能會超出環(huán)路濾波器的影響。（如果它是在過濾器之前生成的，那么它從一開始就會非常強大）。縮小濾波器帶寬不太可能改善這種雜散，但會增加PLL鎖定時間——這顯然是不希望看到的。

圖8.簡化的PLL濾波器漸近線，以及轉(zhuǎn)折頻率和比較雜散的相對位置。

可以說，對抗PLL雜散的最有效方法是利用適當(dāng)?shù)慕拥亍㈦娫床季€和去耦技術(shù)。本文開頭討論的項目是緩解PLL雜散問題的良好起點。由于電荷泵中發(fā)生的電流變化相對較大，因此星形拓撲結(jié)構(gòu)在這里勢在必行。如果隔離不足，電流脈沖產(chǎn)生的噪聲會耦合到VCO的電源，并將在比較頻率下有效地調(diào)制VCO。這通常被稱為“VCO 推送”。通過對電源線進行物理隔離、在每個VCC引腳上進行去耦、明智地放置接地過孔以及引入串聯(lián)鐵氧體元件（考慮作為最后的手段），可以改善隔離。雖然并非所有這些措施在每個設(shè)計中都是必要的，但每種措施都可以用作更大的雜散緩解策略的一部分。

圖9顯示了去耦VCO電源不充分的影響。所示的電源紋波與損壞電源線的電荷泵活動直接相關(guān)。幸運的是，在這種情況下，通過增加本地旁路電容可以顯著減少損壞。圖10是在更改后的同一點測量的。

圖9.解耦不充分的VCC_VCO

圖 10.VCO電源旁路電容增加可降低噪聲。

在另一個例子中，在VCO電源上觀察到類似的噪聲。由此產(chǎn)生的雜散足以影響ACPR，并且沒有多少脫鉤改善這種情況。在本例中，對PCB布局的審查顯示，VCO電源走線直接位于電荷泵電源下方。重新路由走線將雜散降低到符合規(guī)范的水平。

審核編輯：郭婷