DC-DC轉換器是電場和磁場的極好來源。其EMI頻譜從開關頻率開始，通常延伸至100MHz以上。為了盡量減少電容耦合和磁耦合，必須在印刷電路板（PCB）布局中小心。必須評估電路的寄生電容和寄生電感，以便在設計階段的早期進行適當的權衡。

多年來，集成 DC-DC 電源控制器的反復推出為我們提供了更高的性能水平。這些IC通過消除電源設計任務來減輕系統工程師的負擔，但這種簡化導致了知識的損失。因此，開關轉換器應提醒您小心。以下討論介紹了在為非隔離式DC-DC轉換器設計電路板布局時避免意外的規則。

優化這種布局的第一條規則是隔離轉換器。DC-DC轉換器是電場和磁場的極好來源。其EMI頻譜從開關頻率開始，通常延伸至100MHz以上。為了盡量減少電容耦合和“磁場到環路”耦合，應將轉換器放置在遠離其他電路的位置，尤其是低電平模擬電路。

隔離轉換器并不總是那么容易。一些電路板在轉換器的一側接受輸入電壓，在另一側分配輸出電壓。例如，VME卡或電信卡包括電流高達20A的非常復雜的路由。單個連接器引入輸入電壓，并將多個輸出電壓分配到背板。因此，將轉換器放置在此連接器附近以減少電阻降的誘惑力很強。然而，該區域密集的接口驅動器、背板總線等，存在噪聲耦合的相關風險。在某些情況下可以添加電源連接器，但該解決方案需要額外的電路板面積和成本。

銅走線中的電阻是最受限制的因素。對于給定長度和厚度的跡線，此電阻為

R = ρ × （升/秒）

其中 l 是以米為單位的走線長度，S 是以平方米為單位的走線面積，ρ（銅的電阻率）是 1.7x10-8Ω - m 在 20°C 或 2.1 x 10-8Ω - 70°C 時的米。 例如，0.5cm寬、35μm厚的銅跡線在20°C時的電阻為1mΩ/cm。該值可能看起來可以忽略不計，但如果通過兩個連接器和一個背板將2.5V/10A配電，則會引起注意。

在某些電路板上，走線厚度包括錫鉛層。該層幾乎可以使等效電阻翻倍：

鉛電阻率 = 2.07 x 10-7Ω - 米 20°C
時錫電阻率 = 1.14 x 10-7Ω - 米 在 20°C 時

在精度和走線損耗之間進行權衡，您可以將轉換器從連接器移開。您可以通過執行遠程 V 來限制電阻降的影響外在連接器附近測量，但要注意電容耦合！要將大電流限制在定義的區域，請將所有電源線通過連接器一端的引腳布線。

場效應管驅動器

隨著開關頻率的增加，開關時間越來越短：10kHz轉換器通常為500ns。在該頻率下，即使是最短的走線也具有很大的阻抗。同樣重要的是要注意，峰值柵極電流可以在極短的時間內上升到幾安培。因此，MOSFET驅動信號的正確路由始于對轉換器框圖的分析。

例如，考慮筆記本電腦的同步降壓控制器（圖 1）。MOSFET 由能量從諧振電容器（C6 和 C7）通過驅動器輸出的幾歐姆傳輸到柵極來驅動。請注意，高端n溝道MOSFET （Q1）的柵極驅動是浮動的。n溝道驅動器的工作方式類似于電荷泵！

圖 1a.MAX1710同步降壓控制器的工作原理由應用電路（a）和內部框圖（b）描述。

圖 1b.MAX1710同步降壓控制器的工作原理由應用電路（a）和內部框圖（b）描述。

圖2突出顯示了開啟期間的電流路徑。任何串聯電感都可能導致災難。在最好的情況下，尖峰較高，但只會增加開關損耗。在最壞的情況下，兩個MOSFET可能會因交叉導通（同時導通）而爆炸。因此，最佳布線意味著以下各項之間的走線非常短且很寬：

C6 和 Vdd
C6 和 Q2（S）
C7 和 BST，以及 C7 和 LX
Q1（G）和DH
Q2（G） 和 DL
Q1（S） 和 LX
Q2（S） 和 PGND

請記住，1cm走線的寄生電感約為10nH。

仔細觀察 C6，您可以看到它提供 Q1 和 Q2，但方式不同。它用作Q1的濾波電容和Q2的儲極電容。因為我們不能同時將C6放置在高端和低邊驅動器附近，所以我們將其放置在盡可能靠近V日嘎和PGND（峰值電流流動的地方），以及C7附近（幾乎平均電流）。請注意，PGND、DL 和 V日嘎別針是并排的，而不是偶然的！放置Q2和C6以最小化PGND、C6（-）和Q2（S）之間的接地走線長度。將此接地走線連接到 PGND 引腳附近的單個點的接地層。為避免共阻抗耦合，LX應連接到Q1，PGND/C6（-）應連接到Q2的源極。圖3突出顯示了關斷期間的電流路徑。

圖2.虛線表示柵極驅動電路中Q1 （a） 和 Q2 （b） 的大電流。

圖3.虛線表示Q1 （a） 和 Q2 （b） 柵極放電（關斷）路徑中的大電流。

應盡可能限制“通過”的數量。事實上，當di/dt很高時，過孔添加的幾十個納米亨是令人尷尬的。因此，您應該將所有電源組件放在組件層上，甚至是 SMD 組件。如果您別無選擇，請將多個過孔并聯。

我們必須記住，控制器對于手頭的應用程序來說通常過大。例如，通常的做法是使用10A控制器來產生3A輸出。由于我們通常出于成本原因選擇最小尺寸的MOSFET，因此片內驅動器仍然尺寸過大，因此能夠實現比所需更多的柵極驅動。

由于前面的討論試圖避免減慢MOS柵極驅動速度，因此將一個小電阻（10Ω至100Ω）與柵極驅動串聯似乎自相矛盾。然而，過大和/或快速驅動波形會產生更多的開關噪聲和RF干擾。在另一個極端，慢波形會在MOSFET和二極管（如果有的話）中產生更多的開關損耗。一個好的折衷方案是通過盡可能減慢波形斜率來降低EMI，同時保持可接受的效率水平。（圖4b柵極驅動中的元件允許您分別調整上升和下降時間。幸運的是，大型驅動程序允許最后一點優化。

路由功率級

圖4顯示了許多電源轉換器共有的兩個大電流環路。為了響應開關引起的擾動，這些環路支持高di/dt，并且（在某些節點上）還支持高dv/dt。識別這些循環有助于減少其影響。請注意，di/dt 在轉換器內（在開關節點處）很大，但在轉換器外部很小。實際上，輸入電容器之前和輸出電容器之后的電流達到很高的值，但它們幾乎是連續的。當轉換器設計良好時，它們的交流分量為低電平。

圖4.這些簡單的原理圖說明了升壓（a）和降壓（b）開關轉換器的基本工作原理。

首先，盡量減少寄生電感。我們將考慮升壓轉換器，但推理可以轉換為降壓型。圖5顯示了導致最多問題的寄生電感類型。

圖5.當主開關晶體管（T）關閉時，二極管電容放電如圖所示。

在不描述開關周期的 10 個相位的情況下，我們可以考慮當電感電流被 MOSFET 短路時，MOSFET 關斷。二極管的反向電容通過環路二極快地充電，二極管陽極處的節點電壓Va（通常在Vout - Vd）接近0V。串行電感器 （LfT + LfD + LfC） 增加了放電時間，從而增加了 MOSFET 中的開關損耗。這些類型的電感也會產生噪聲。

峰值電流受晶體管的限制，晶體管作為電流源工作（Vds 仍等于幾伏）。對于 2A MOSFET，該電流源可能為 10A！電流電平在很短的時間內很大（幾個10ns）。請記住，改變通過電感器的電流會產生與電流變化成比例的電壓：

v = L × [di（t）/dt]

這個過渡階段是一個很好的尖峰發生器！我們再次通過最小化走線長度并在MOSFET、二極管和Cout周圍使用短而寬的走線來最小化寄生電感。現在，您可以看到如何通過控制柵極驅動波形中的斜率來降低噪聲。

為了限制阻性壓降和過孔數量，功率級SMD元件應放置在電路板的元件側，電源走線在其元件層上布線。如果可能，電源接地也應在同一層布線。這種布置還有另一個好處：接地層的擾動較小。要消除輻射場，請注意最小化功率電流環路的面積。

當需要在元件層以外的層上布線電源走線時，請從電感或濾波電容器中選擇走線（即，Cout用于降壓轉換器，Cin用于升壓轉換器）。由于通過此類走線的電流幾乎是連續的，因此不會產生噪聲，只會產生電阻降。如果在元件層正下方的層上布線，寄生電感將更小。為避免公共阻抗耦合，應將PGND、電源電路接地和一般接地層分開（圖6）。

圖6.這些細節說明了控制器電路中PGND與柵極控制走線的路由。

電容器和其他組件

密切注意DC-DC轉換器電路中電容端子的走線布線非常重要。大值低ESR電容器價格昂貴，不良布線會抵消其性能。另一方面，良好的布線可以將輸出噪聲從150mV降低到50mV！

紋波與電感值、電容ESR、開關頻率等直接相關，但HF噪聲（尖峰）取決于寄生元件和開關動作。我們可以預測從1MHz到10MHz的尖峰頻率，具體取決于開關頻率。

在不良布線中（圖7a），與走線長度相關的寄生電感會引起麻煩：L1會導致噪聲增加，L2限制了HF電容CoHF的衰減。解決方法（圖7b）是將輸入走線引入電容焊盤的一側，輸出走線在焊盤的另一側。

圖7.電容走線布線不當會引入不需要的寄生電感。

現在，在放置和布線了最笨重的部件之后，我們將注意力轉向電感器。故意但不需要的耦合（圖 8a）允許電源環路中的電流污染控制器電源 （Vcc）。通過切換Lp1產生的高di/dt會導致Vcc過沖，很容易達到幾百毫伏。用

v（t） = L × [di（t）/dt]

L = 10nH， ΔI = 1A， Δt = 50ns， ΔV = 0.2V！

如前所述，第一個預防措施是分離電源走線并小心使用PGND。第二種預防措施是避免將走線連接到電源環路（見圖8b）。分配輸入電壓的走線應在輸入電容和控制器的Vcc連接之前連接。輸出電壓在連接到HF輸出電容器后分配。

圖8.（b）所示的連接可防止不需要的共阻抗耦合（a）。

最后，一些雜項建議：PGND走線的不良布線會導致共阻抗耦合（PGND端子的一個原因是避免污染控制器的內部接地節點）。將高阻抗走線（尤其是調節輸出電壓的輸出電阻分壓器）從支持高dV/dt的節點移開。這種耦合引起的電流會使控制器振蕩。

審核編輯：郭婷