python數字除法包括真除法(/)和floor除法(//),并且跟python版本相關。
1.1 python3.0數字除法
序號 | 操作符 | 描述 |
---|---|---|
1 | / | 執行真除法, 結果為浮點數 ,不管操作數類型,商沒有余數時,小數部分自動為0;商有余數時,小數部分為真實計算結果,即按除法除出來是多少就是多少。 |
2 | // | 執行floor除法。 結果為比商小的整數部分(商向下取整) 。如果操作都是整數,則結果為整數,取商的整數部分。如果任何1個操作是浮點數,則結果為浮點數,取商的整數部分,小數部分為0.商為負數時,需特別注意,并非截斷,而是向下取整。 |
示例
# /真除法
>>> 6/2
3.0
>>> 5/2
2.5
>>> 6/2.0
3.0
# //floor除法
>>> 6//2
3
>>> 6//2.0
3.0
>>> 5//2
2
>>> 5//2.0
2.0
# 商為負數
>>> 5//-2
-3
>>> 5//-2.0
-3.0
>>> 5/-2
-2.5
>>> 6/-2
-3.0
1.2 floor除法和截斷除法比較
python數字的floor除法,是實際結果向下取整。
而python的截斷是直接取實際結果的整數部分。
在實際結果為正數時,floor和截斷效果相同。
在實際結果為負數的時候floor除法不是截斷,而是向下取整。
示例
>>> import math
>>> math.floor(2.5)
2
>>> math.trunc(2.5)
2
>>> math.floor(-2.5)
-3
>>> math.trunc(-2.5)
-2
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
浮點數
+關注
關注
0文章
60瀏覽量
15864 -
python
+關注
關注
56文章
4782瀏覽量
84464
發布評論請先 登錄
相關推薦
verilog 除法問題
一個變量除以一個常數81,怎么寫啊 。想直接調用IP核,可是還沒法控制什么時候進行除法運算。又不想自己寫除法器求指點啊!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
發表于 04-16 15:08
FPGA怎么實現除法操作?
在FPGA中,我們怎么實現除法操作?最簡單的方法當然是調IP Core。在Divider Generator的IP Core中,我們可以選擇有/無符號數進行除法,還可以選擇除法的延遲。當然,延遲越小
發表于 12-24 16:06
除法器的設計資料分享
4.3 實例九 除法器設計4.3.1. 本章導讀要求掌握除法器原理,并根據原理設計除法器模塊以及設計對應的測試模塊,最后在 Robei可視化仿真軟件經行功能實現和仿真驗證。設計原理這個除法
發表于 11-12 07:03
定點DSP除法原理及其TMS320C6000 實現
在許多定點DSP芯片中,一般不提供單周期的除法指令;而在實際應用中,又常常要用到除法運算,因此如何利用簡單的指令來實現除法是一個非常重要的問題。本文對定點除法算法
發表于 04-16 14:03
?48次下載
基于高速串行BCD碼除法的數字頻率計的設計
摘要: 介紹了在PPGA芯片上實現數字頻率計的原理。對各種硬件除法進行了比較,提出了高速串行BCD碼除法的硬件算法,并將其應用在頻率計設計中。
發表于 06-20 14:48
?1312次閱讀
并行除法器 ,并行除法器結構原理是什么?
并行除法器 ,并行除法器結構原理是什么?
1.可控加法/減法(CAS)單元 和陣列乘法器非常相似,陣列式除法器也是一種并行運算部件,采用大規模集成
發表于 04-13 10:46
?1.6w次閱讀
高效的C編程之除法運算
14.2 除法運算 因為ARM體系結構本身并不包含除法運算硬件,所以在ARM上實現除法是十分耗時的。ARM指令集中沒有直接提供除法匯編指令,當代碼中出現
發表于 10-17 17:22
?5次下載
實例九— 除法器設計
4.3 實例九 除法器設計4.3.1. 本章導讀要求掌握除法器原理,并根據原理設計除法器模塊以及設計對應的測試模塊,最后在 Robei可視化仿真軟件經行功能實現和仿真驗證。設計原理這個除法
發表于 11-07 10:51
?18次下載
FPGA基于線性迭代法的除法器設計
FPGA實現除法的方法有幾種,比如直接用/來進行除法運算,調用IP核進行除法運算,但這兩種方式都有個共同的問題——都是黑盒子,在進行時序違例處理時,往往不好操作,比如想打打拍改善下時序都不知從何下手。
評論