精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

介紹Cortex-M0中斷控制知識

安芯教育科技 ? 來源:靈動MM32MCU ? 2023-03-16 13:39 ? 次閱讀

在前幾天有客戶問了一個問題:如果外部中斷來的頻率足夠快,上一個中斷沒有處理完成,新來的中斷該如何處理?

在研究了arm的官方手冊后,了解中斷有使能、清除或掛起等實現方式,今天分享給大家。

中斷一般是由硬件(例如外設、外部引腳)產生,當某種內部或外部事件發生時,MCU的中斷系統將迫使 CPU 暫停正在執行的程序,轉而去進行中斷事件的處理,中斷處理完畢后,又返回被中斷的程序處,繼續執行下去,所有的Cortex-M 內核系統都有一個用于中斷處理的組件NVIC,主要負責處理中斷,還處理其他需要服務的事件。嵌套向量式中斷控制器(NVIC: Nested Vectored Interrupt Controller)集成在Cortex-M0處理器里,它與處理器內核緊密相連,并且提供了中斷控制功能以及對系統異常的支持。

處理器中的NVIC能夠處理多個可屏蔽中斷通道和可編程優先級,中斷輸入請求可以是電平觸發,也可以是最小的一個時鐘周期的脈沖信號。每一個外部中斷線都可以獨立的使能、清除或掛起,并且掛起狀態也可以手動地設置和清除。

主程序正在執行,當遇到中斷請求(Interrupt Request)時,暫停主程序的執行轉而去執行中斷服務例程(Interrupt Service Routine,ISR),稱為響應,中斷服務例程執行完畢后返回到主程序斷點處并繼續執行主程序。多個中斷是可以進行嵌套的。正在執行的較低優先級中斷可以被較高優先級的中斷所打斷,在執行完高級中斷后返回到低級中斷里繼續執行,采用“咬尾中斷”機制。

b2d89b92-c3bb-11ed-bfe3-dac502259ad0.png

內核中斷(異常管理和休眠模式等),其中斷優先級則由SCB寄存器來管理,IRQ的中斷優先級是由NVIC來管理。

NVIC的寄存器經過了存儲器映射,其寄存器的起始地址為0xE000E100,對其訪問必須是每次32bit。

SCB寄存器的起始地址:0xE000ED00,也是每次32bit訪問,SCB寄存器主要包含SysTick操作、異常管理和休眠模式控制。

NVIC具有以下特性:

靈活的中斷管理:使能清除、優先級配置

硬件嵌套中斷支持

向量化的異常入口

中斷屏蔽

一、中斷使能和清除中斷

arm將處理器的中斷使能設置和清除設置寄存器分在兩個不同的地址,這種設計主要有如下優勢:一方面這種方式減少了使能中斷所需要的步驟,使能一個中斷NVIC只需要訪問一次,同時也減少了程序代碼并且降低了執行時間,另一方面當多個應用程序進程同時訪問寄存器或者在讀寫操作寄存器時有操作其他的中斷使能位,這樣就有可能導致寄存器丟失,設置和清除分成兩個寄存器能夠有效防止控制信號丟失。

b2fa2a32-c3bb-11ed-bfe3-dac502259ad0.png

因此我可以獨立的操作每一個中斷的使能和清除設置。

1.1. C代碼

*(volatileunsignedlong)(0xE000E100)=0x4;//使能#2中斷
*(volatileunsignedlong)(0xE000E180)=0x4;//清除#2中斷

1.2.匯編代碼

__asmvoidInterrupt_Enable()
{
 LDRR0,=0xE000E100;//ISER寄存器的地址
 MOVSR1,#04;//設置#2中斷
 STRR1,[R0];//使能中斷#2
}

__asmvoidInterrupt_Disable()
{
 LDRR0,=0xE000E180;//ICER寄存器的地址
 MOVSR1,#04;//設置#2中斷
 STRR1,[R0];//使能中斷#2
}

1.3.CMSIS標準設備驅動函數

//使能中斷#IRQn
__STATIC_INLINEvoid__NVIC_EnableIRQ(IRQn_TypeIRQn)
{
if((int32_t)(IRQn)>=0){
NVIC->ISER[0U]=(uint32_t)(1UL<=0){
NVIC->ICER[0U]=(uint32_t)(1UL<=0){
return((uint32_t)(((NVIC->ISER[0U]&(1UL<

二、中斷掛起和清除掛起

如果一個中斷發生了,卻無法立即處理,這個中斷請求將會被掛起。掛起狀態保存在一個寄存器中,如果處理器的當前優先級還沒有降低到可以處理掛起的請求,并且沒有手動清除掛起狀態,該狀態將會一直保持。

可以通過操作中斷設置掛起和中斷清除掛起兩個獨立的寄存器來訪問或者修改中斷掛起狀態,中斷掛起寄存器也是通過兩個地址來實現設置和清除相關位。這使得每一個位都可以獨立修改,并且無需擔心在兩個應用程序進程競爭訪問時出現的數據丟失。

b31139f2-c3bb-11ed-bfe3-dac502259ad0.png

中斷掛起狀態寄存器允許使用軟件來觸發中斷。如果中斷已經使能并且沒有被屏蔽掉,當前還沒有更高優先級的中斷在運行,這時中斷的服務程序就會立即得以執行。

2.1.C代碼

*(volatileunsignedlong)(0xE000E100)=0x4;//使能中斷#2
*(volatileunsignedlong)(0xE000E200)=0x4;//掛起中斷#2
*(volatileunsignedlong)(0xE000E280)=0x4;//清除中斷#2的掛起狀態

2.2. 匯編代碼

__asmvoidInterrupt_Set_Pending()
{
 LDRR0,=0xE000E100;//設置使能中斷寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//使能#2中斷
 LDRR0,=0xE000E200;//設置掛起中斷寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//掛起#2中斷
}

__asmvoidInterrupt_Clear_Pending()
{
 LDRR0,=0xE000E100;//設置使能中斷寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//使能#2中斷
 LDRR0,=0xE000E280;//設置清除中斷掛起寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//清除#2的掛起狀態
}

2.3. CMSIS標準設備驅動函數

//設置一個中斷掛起
__STATIC_INLINEvoid__NVIC_SetPendingIRQ(IRQn_TypeIRQn)
{
if((int32_t)(IRQn)>=0){
NVIC->ISPR[0U]=(uint32_t)(1UL<=0){
NVIC->ICPR[0U]=(uint32_t)(1UL<=0){
return((uint32_t)(((NVIC->ISPR[0U]&(1UL<

NVIC屬于處理器內核部分,因此在MM32 MCU芯片的用戶手冊中只有簡單的提及,沒有重點講述,需要深入了解相關寄存器和功能需要參考《Cortex-M0技術參考手冊》。





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19160

    瀏覽量

    229120
  • mcu
    mcu
    +關注

    關注

    146

    文章

    16989

    瀏覽量

    350306
  • Cortex-M0
    +關注

    關注

    4

    文章

    124

    瀏覽量

    38640
  • 中斷控制
    +關注

    關注

    0

    文章

    26

    瀏覽量

    8855

原文標題:Cortex-M0中斷控制和系統控制(一)

文章出處:【微信號:Ithingedu,微信公眾號:安芯教育科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    靈動微課堂 (第176講) | Cortex-M0中斷控制和系統控制(二)

    每一個外部中斷都有一個對應的優先級寄存器,Cortex-M0NVIC-IPR共有8個寄存器,而每個寄存器管理4個IRQ中斷,所以M0的IR
    發表于 07-29 18:49

    基于Cortex-M0中斷系統的IP集成與中斷服務函數設計

    為極術線上技術分享干貨匯總(含PPT下載及視頻回放及線下活動資料下載,持續更新,歡迎收藏~整理:極術社區集創賽Arm杯彭吉安-(集創賽)基于Cortex-M0中斷系統的IP集成與中斷服務函數設計彭吉安-(集創賽)AHB-Lite
    發表于 12-14 07:15

    恩智浦推出基于Cortex-M0控制LPC1100微控制

    恩智浦推出基于Cortex-M0控制LPC1100微控制器系列 恩智浦半導體(NXP Semiconductors)今天宣布,旗下基于ARM Cortex-M0的LPC1100微
    發表于 11-18 09:04 ?1499次閱讀

    Cortex-M0的指令集

    Cortex-M0的指令集,有需要的下來看看。
    發表于 01-13 17:17 ?29次下載

    ARM Cortex-M0 LPC1114基礎手冊,知識全面

    ARM Cortex-M0 LPC1114基礎手冊,知識全面
    發表于 09-22 11:03 ?13次下載
    ARM <b class='flag-5'>Cortex-M0</b> LPC1114基礎手冊,<b class='flag-5'>知識</b>全面

    cortex-m0加密

    cortex-m0加密
    發表于 10-13 15:08 ?5次下載
    <b class='flag-5'>cortex-m0</b>加密

    基于ARM Cortex-M0核的MCU設計及應用

    知網鏈接:基于ARM Cortex-M0核的MCU設計及應用
    發表于 11-05 15:35 ?18次下載
    基于ARM <b class='flag-5'>Cortex-M0</b>核的MCU設計及應用

    Cortex-M0中斷控制和系統控制(二)

    每一個外部中斷都有一個對應的優先級寄存器,Cortex-M0NVIC-IPR共有8個寄存器,而每個寄存器管理4個IRQ中斷,所以M0的IR
    發表于 02-08 15:48 ?3次下載
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中斷</b><b class='flag-5'>控制</b>和系統<b class='flag-5'>控制</b>(二)

    Cortex-M0中斷控制和系統控制

    Cortex-M0采用Armv6-M架構,優先級寄存器配置位有8位,但是有效位只有最高2位,這個地方很多人使用了Cortex-M3后一直也認為Cortex-M0也是最高3或4位有效位
    的頭像 發表于 04-24 11:20 ?3024次閱讀

    全球最強性能Cortex-M0 MCU誕生!

    Arm傳統的、為MCU打造的Cortex-M系列CPU主要有:Cortex-M0, Cortex-M3, Cortex-M4。其中Cortex-M0
    的頭像 發表于 12-20 11:15 ?1249次閱讀

    Cortex-M0中斷控制和系統控制知識

    每一個外部中斷都有一個對應的優先級寄存器,Cortex-M0NVIC-IPR共有8個寄存器,而每個寄存器管理4個IRQ中斷,所以M0的IR
    的頭像 發表于 03-20 09:28 ?3073次閱讀

    Cortex-M3中斷優先級的相關知識

    本文詳細介紹Cortex-M3中斷優先級相關知識。
    的頭像 發表于 03-23 11:45 ?2571次閱讀
    <b class='flag-5'>Cortex-M</b>3<b class='flag-5'>中斷</b>優先級的相關<b class='flag-5'>知識</b>

    Cortex-M0系統控制塊(SCB)介紹

    Cortex-M0系統控制塊(SCB)是內核外設的主要模塊之一,提供系統控制以及系統執行信息,包括配置,控制,上報系統異常等。
    的頭像 發表于 03-25 15:14 ?5148次閱讀

    敏矽微電子Cortex-M0學習筆記05——端口外部中斷實例

    敏矽微電子Cortex-M0學習筆記05——端口外部中斷實例
    的頭像 發表于 09-26 17:10 ?721次閱讀
    敏矽微電子<b class='flag-5'>Cortex-M0</b>學習筆記05——端口外部<b class='flag-5'>中斷</b>實例

    敏矽微電子Cortex-M0學習筆記02——Cortex-M0開發環境的建立及調試

    敏矽微電子Cortex-M0學習筆記02——Cortex-M0開發環境的建立及調試
    的頭像 發表于 09-26 17:05 ?1523次閱讀
    敏矽微電子<b class='flag-5'>Cortex-M0</b>學習筆記02——<b class='flag-5'>Cortex-M0</b>開發環境的建立及調試