精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Cortex-M0中斷控制和系統(tǒng)控制之異常屏蔽寄存器PRIMASK

安芯教育科技 ? 來源:靈動MM32MCU ? 2023-03-25 10:18 ? 次閱讀

Cortex-M0處理器允許兩種形式的中斷請求:電平觸發(fā)和脈沖輸入。

電平觸發(fā)是外設的中斷請求有持續(xù)的電平信號,若電平信號在處理器從ISR返回之前沒有被取消,則中斷返回后將再次觸發(fā)已經服務過的中斷。

脈沖中斷是在信號的上升沿同步采樣的中斷信號,為了確保NVIC檢測到中斷,外設必須維持中斷信號至少一個時鐘周期,在此期間,NVIC檢測脈沖和鎖存中斷。后續(xù)的脈沖可以將暫掛狀態(tài)加到活動中斷中,使狀態(tài)為中斷活動且掛起。然而,在有限周期內發(fā)生的多個脈沖只登記作為中斷調度的單個事件。

哪些中斷是電平觸發(fā)的,哪些是脈沖觸發(fā)的,具體選擇哪一種是根據芯片設計來決定,不過大多數的外設使用電平觸發(fā)中斷輸出。

一、電平觸發(fā)和脈沖輸入

Cortex-M0處理器鎖存所有中斷,外圍中斷成為等待其中一個原因是:

NVIC檢測到中斷信號被置位并且對應的中斷不是active

NVIC檢測到中斷信號的上升沿

軟件寫入相應的中斷集掛起寄存器

掛起的中斷將一直掛起,直到下列情況之一發(fā)生:

處理器為中斷進入ISR,這將改變中斷的狀態(tài)等待活躍:

對于電平觸發(fā)型中斷,當處理器從ISR返回時,NVIC采樣中斷信號。如果中斷信號仍然有效,表示中斷的狀態(tài)更改為pending,這可能會導致處理器立即重新進入ISR。否則,中斷的狀態(tài)將變?yōu)榉腔顒訝顟B(tài)。

對于脈沖觸發(fā)型中斷,NVIC繼續(xù)監(jiān)視中斷信號,如果這樣觸發(fā)時,中斷狀態(tài)變?yōu)閽炱鸷突顒訝顟B(tài)。在這種情況下,當處理器從ISR返回中斷狀態(tài)時,中斷狀態(tài)變?yōu)閽炱馉顟B(tài)可能會導致處理器立即重新進入ISR。如果中斷信號不是脈沖而處理器是在ISR,當處理器從ISR返回中斷狀態(tài)變?yōu)榉腔顒訝顟B(tài)。

軟件寫入相應的中斷清除寄存器位。

對于電平觸發(fā)型中斷,如果中斷信號仍然有效,則中斷的狀態(tài)中斷不會改變。否則,中斷的狀態(tài)將變?yōu)榉腔顒訝顟B(tài)。
對于脈沖中斷,中斷狀態(tài)變?yōu)椋?/p>

inactive,如果狀態(tài)是pending

active,如果狀態(tài)是活動的和掛起的

二、中斷處理

當中斷事件發(fā)生時,由于外設連接到了NVIC上,中斷信號就會得到確認。在處理器執(zhí)行中斷服務并且沒有清除外設的中斷的信號以前,該信號會保持高電平。在NVIC內部,當檢測到有中斷發(fā)生時,該中斷的掛起狀態(tài)會被置位,當處理器接受該中斷并且開始執(zhí)行中斷服務后,掛起狀態(tài)就會被清除。

cb54b080-ca45-11ed-bfe3-dac502259ad0.png

針對脈沖輸入的中斷請求,這種情況下,在中斷得到服務之前,掛起狀態(tài)寄存器將會一直保持該請求。

cb76bbd0-ca45-11ed-bfe3-dac502259ad0.png

如果中斷請求沒有立即執(zhí)行,并且在確認之前被軟件清除了,處理器將會忽略掉本次請求,并且不會執(zhí)行中斷處理。

如果在軟件清除掛起狀態(tài)時,外設仍然保持著中斷請求,掛起狀態(tài)寄存器還會立即生成。

三、中斷等待

通常情況下,處理器的中斷等待時間為16個周期,這個等待時間從中斷確認的處理器時鐘周期開始,一直到中斷處理開始執(zhí)行結束。

計算中斷等待需具備以下前提:

該中斷使能并沒有PRIMASK或者其他正在執(zhí)行的異常處理所屏蔽1

存儲器系統(tǒng)沒有任何等待狀態(tài),在中斷處理、壓棧、取向量表或者中斷處理開始時取指都會用到總線傳輸,如果存儲器系統(tǒng)需要等待,那么總線傳輸時產生的等待狀態(tài)則可能使得中斷延遲。

下面幾種情況可能會導致不同的中斷等待:

中斷的咬尾連鎖,如果一個中斷返回時立即產生另外一個中斷請求,處理器就會跳過出棧和壓棧時間,減少了中斷等待時間。

延遲到達,如果中斷發(fā)生時,另外一個低優(yōu)先級中斷正在進行壓棧處理,由于延遲到達,高優(yōu)先級的中斷就會立即執(zhí)行,這樣會導致高優(yōu)先級的中斷等待時間減少。

四、異常屏蔽寄存器PRIMASK

有些對時間敏感的應用,需要在短時間內禁止響應所有的中斷,對于這種應用,處理器不是直接使用中斷使能、禁止控制寄存器來禁止所有中斷再恢復,而是一個單獨的特殊寄存器 - PRIMASK,通過它可以屏蔽掉除了NMI和HardFault異常的其他的所有的中斷和系統(tǒng)異常。

PRIMASK寄存器只有1位有效,并且在復位后默認為0。該寄存器為0時,所有的中斷和異常都處于允許狀態(tài),設置為1后,只有NMI和HardFault處于使能狀態(tài)。

MOVSR0,#0x1;//中斷#2
MSRPRIMASK,R0;//將R0的值送到PRIMASK

NVIC編程提示軟件使用CPSIE i和CPSID i指令來啟用和禁用中斷。

CPSIEi;//清除PRIMASK(使能中斷)
CPSIDi;//設置PRIMASK(不響應中斷)

CMSIS設備驅動庫提供了C語言的實現函數,用戶可以直接使用函數來設置和清除PRIMASK寄存器:

void__disable_irq(void)//不響應中斷
void__enable_irq(void)//啟用中斷

在對時間敏感的程序完成后,應該清除PRIMASK。要不然即使在中斷處理中使用__disable_irq()函數,處理器將停止接受新的中斷請求。主要原因是PRIMASK寄存器和Xpsr是相互獨立的,因此異常返回不會影響中斷屏蔽狀態(tài)。

五、NVIC使用提示

確保軟件使用正確對齊的寄存器訪問,處理器不支持對 NVIC 寄存器的未對齊訪問。

即使中斷被禁用,它也可以進入掛起狀態(tài)。

禁用中斷只能防止處理器處理中斷。

在對中斷向量表重定義之前,必須包含所有的異常中斷,例如 NMI、HardFault 和外設中斷等。





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19160

    瀏覽量

    229119
  • Cortex-M0
    +關注

    關注

    4

    文章

    124

    瀏覽量

    38640
  • ISR
    ISR
    +關注

    關注

    0

    文章

    38

    瀏覽量

    14405
  • NVIC
    +關注

    關注

    0

    文章

    35

    瀏覽量

    11679
  • 中斷控制
    +關注

    關注

    0

    文章

    26

    瀏覽量

    8855

原文標題:Cortex-M0中斷控制和系統(tǒng)控制(三)

文章出處:【微信號:Ithingedu,微信公眾號:安芯教育科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    靈動微課堂 (第175講) | Cortex-M0中斷控制系統(tǒng)控制(一)

    Controller)集成在Cortex-M0處理里,它與處理內核緊密相連,并且提供了中斷控制功能以及對
    發(fā)表于 07-29 17:14

    靈動微課堂 (第176講) | Cortex-M0中斷控制系統(tǒng)控制(二)

    每一個外部中斷都有一個對應的優(yōu)先級寄存器Cortex-M0NVIC-IPR共有8個寄存器,而每個寄存
    發(fā)表于 07-29 18:49

    靈動微課堂 (第177講) | Cortex-M0中斷控制系統(tǒng)控制(三)

    ,這樣會導致高優(yōu)先級的中斷等待時間減少。04異常屏蔽寄存器PRIMASK有些對時間敏感的應用,需要在短時間內禁止響應所有的中斷,對于這種應用
    發(fā)表于 07-29 18:51

    靈動微課堂 (第178講) | Cortex-M0中斷控制系統(tǒng)控制(四)

    Cortex-M0系統(tǒng)控制塊(SCB)是內核外設的主要模塊之一,提供系統(tǒng)控制以及系統(tǒng)執(zhí)行信息,包括配置,控制,上報
    發(fā)表于 08-06 14:49

    修改PRIMASK寄存器的值的方法

    PRIMASK 和FAULTMASK寄存器在很多應用需要暫時屏蔽所有的中斷進行一些對時序要求較高的任務,不然容易發(fā)生bug,例如I2C通訊
    發(fā)表于 08-13 07:20

    靈動微課堂 (第179講) | Cortex-M0中斷控制系統(tǒng)控制(五)

    SysTick 異常邏輯,讀取該寄存器會在訪問時返回其值。01SysTick寄存器SysTick定時主要由4個寄存器組成:在CMSIS
    發(fā)表于 08-13 16:24

    STM32的Cortex-M3中斷異常處理

    在STM32處理中有43個可屏蔽中斷通道(不包含 16個 Cortex?-M3的中斷線)。共設
    發(fā)表于 11-16 15:35 ?8128次閱讀
    STM32的<b class='flag-5'>Cortex-M</b>3<b class='flag-5'>中斷</b><b class='flag-5'>異常</b>處理

    STM32中斷和事件

    都可以對中斷或事件進行控制。編號4受中斷屏蔽寄存器和編號3的輸出控制,為一個與門電路,當中斷
    發(fā)表于 01-14 15:17 ?0次下載
    STM32<b class='flag-5'>中斷</b>和事件

    Cortex-M0中斷控制系統(tǒng)控制(五)

    SysTick定時系統(tǒng)滴答定時,也稱“心跳定時”,它是一個24 位的倒計數定時,計到0
    發(fā)表于 02-08 15:37 ?0次下載
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中斷</b><b class='flag-5'>控制</b>和<b class='flag-5'>系統(tǒng)控制</b>(五)

    Cortex-M0中斷控制系統(tǒng)控制(四)

    ARMv7-M和ARMv6-M都有的SCB寄存器名稱相同,但是ARMv7-M寄存器數量和有效控制
    發(fā)表于 02-08 15:41 ?0次下載
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中斷</b><b class='flag-5'>控制</b>和<b class='flag-5'>系統(tǒng)控制</b>(四)

    Cortex-M0中斷控制系統(tǒng)控制(二)

    每一個外部中斷都有一個對應的優(yōu)先級寄存器Cortex-M0NVIC-IPR共有8個寄存器,而每個寄存
    發(fā)表于 02-08 15:48 ?3次下載
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中斷</b><b class='flag-5'>控制</b>和<b class='flag-5'>系統(tǒng)控制</b>(二)

    Cortex-M0中斷控制系統(tǒng)控制

    Cortex-M0采用Armv6-M架構,優(yōu)先級寄存器配置位有8位,但是有效位只有最高2位,這個地方很多人使用了Cortex-M3后一直也認為Cor
    的頭像 發(fā)表于 04-24 11:20 ?3024次閱讀

    Cortex-M0中斷控制系統(tǒng)控制知識點

    每一個外部中斷都有一個對應的優(yōu)先級寄存器Cortex-M0NVIC-IPR共有8個寄存器,而每個寄存
    的頭像 發(fā)表于 03-20 09:28 ?3073次閱讀

    Cortex-M0系統(tǒng)控制塊(SCB)介紹

    Cortex-M0系統(tǒng)控制塊(SCB)是內核外設的主要模塊之一,提供系統(tǒng)控制以及系統(tǒng)執(zhí)行信息,包括配置,控制,上報
    的頭像 發(fā)表于 03-25 15:14 ?5148次閱讀

    PRIMASK寄存器開、關總中斷的指令代碼

    。我們可以對特殊功能寄存器PRIMASK寫1來關閉/屏蔽優(yōu)先級不高于0【數字大于0】的所有可配置中斷
    的頭像 發(fā)表于 06-21 16:32 ?6256次閱讀
    <b class='flag-5'>PRIMASK</b><b class='flag-5'>寄存器</b>開、關總<b class='flag-5'>中斷</b>的指令代碼