芯片革命：Multi-Die系統(tǒng)引領(lǐng)電子設(shè)計進(jìn)階之路
是什么推動了Multi-Die系統(tǒng)的發(fā)展？由于AI、超大規(guī)模數(shù)據(jù)中心、自動駕駛汽車等應(yīng)用的高速發(fā)展，單片片上系統(tǒng)（SoC）已經(jīng)不足以滿足人們對芯片的需求了。Multi-Die系統(tǒng)是在單個封裝中集成了多個裸片或小芯片（chiplets），因此系統(tǒng)規(guī)模十分龐大和復(fù)雜，但對于解決不斷趨近極限的摩爾定律和系統(tǒng)復(fù)雜性挑戰(zhàn)而言，Multi-Die無疑是非常不錯的方案。
Multi-Die系統(tǒng)內(nèi)部各組件之間相互依賴，雖然在流片之前的步驟與SoC相似，但若想實現(xiàn)出色的PPA，就必須從概念到生產(chǎn)進(jìn)行全局性的開發(fā)，從非常全面的角度完成整個過程。
- 如何才能確保Multi-Die系統(tǒng)按預(yù)期運行？
- 如何高效地完成相關(guān)工作？
- 從系統(tǒng)角度看，從設(shè)計探索到現(xiàn)場監(jiān)測，需要考慮的關(guān)鍵步驟都有哪些？
今天就與各位開發(fā)者一起討論下這幾個問題。
適用于單片片上系統(tǒng)的技術(shù)未必適合Multi-Die系統(tǒng)架構(gòu)。幸運的是，支持Multi-Die系統(tǒng)的生態(tài)系統(tǒng)正在迅速走向成熟，為設(shè)計團(tuán)隊提供了各種工具來實現(xiàn)這些系統(tǒng)具備的優(yōu)勢：
-
以經(jīng)濟(jì)高效的方式更快地擴(kuò)展系統(tǒng)功能
-
降低風(fēng)險并縮短上市時間
-
降低系統(tǒng)功耗并提高吞吐量
-
快速打造新的產(chǎn)品型號
一是分解法，即將一個大芯片分解成幾個小芯片，與單個大芯片相比，這樣可以提高系統(tǒng)良率并降低成本。這種方法適用于異構(gòu)和同構(gòu)設(shè)計。 二是將不同工藝的裸片進(jìn)行組裝，以達(dá)到優(yōu)化系統(tǒng)功能和性能的目的。這類系統(tǒng)可能包含分別用于數(shù)字計算、模擬、存儲和光學(xué)計算的裸片，并且每個裸片各自采用適合其目標(biāo)功能的工藝技術(shù)。從長遠(yuǎn)來看，與大型單片片上系統(tǒng)相比，包含多個小裸片的設(shè)計能夠顯著提高制造良率。 硅中介層、重布線層（RDL）和混合鍵合封裝等先進(jìn)封裝技術(shù)的出現(xiàn)為Multi-Die系統(tǒng)的發(fā)展鋪平了道路。各項行業(yè)標(biāo)準(zhǔn)也在保障質(zhì)量、一致性和互操作性方面發(fā)揮著重要作用，例如適用于高密度內(nèi)存的HBM3和適用于安全Die-to-Die連接的UCIe。 Multi-Die系統(tǒng)的設(shè)計和驗證流程也是一個挑戰(zhàn)。在2D設(shè)計領(lǐng)域，團(tuán)隊通常只要完成自己的部分，然后將成果交給下一個團(tuán)隊即可。對于Multi-Die系統(tǒng)，團(tuán)隊需要一起應(yīng)對各項挑戰(zhàn)，合作分析功耗、信號完整性、鄰近效應(yīng)和散熱等參數(shù)的相互影響。 不僅Multi-Die系統(tǒng)設(shè)計過程中需要全面考量整個過程，EDA公司在開發(fā)工具流程時也需要全面地思考。一個可擴(kuò)展、可靠且全面的統(tǒng)一Multi-Die系統(tǒng)解決方案可以提高生產(chǎn)力，同時助力團(tuán)隊實現(xiàn)PPA目標(biāo)并及時上市。 點擊閱讀原文，下載白皮書《Multi-Die系統(tǒng)如何推動電子設(shè)計變革：一種全面的異構(gòu)晶粒集成方法》，進(jìn)一步了解如何從Multi-Die系統(tǒng)的角度來闡述架構(gòu)探索、系統(tǒng)實現(xiàn)、Die-to-Die連接、軟件開發(fā)、驗證、簽核、芯片生命周期管理和測試等步驟。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
新思科技
+關(guān)注
關(guān)注
5文章
787瀏覽量
50307
原文標(biāo)題：芯片革命：Multi-Die系統(tǒng)引領(lǐng)電子設(shè)計進(jìn)階之路
文章出處：【微信號：Synopsys_CN，微信公眾號：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
新思科技ZeBu EP和HAPS-100 A12 FPGA的關(guān)鍵用例
從用于人工智能工作負(fù)載的大型單片SoC到復(fù)雜的Multi-Die系統(tǒng)，當(dāng)今的芯片設(shè)計對軟件和硬件驗證提出了更大的挑戰(zhàn)。門的數(shù)量擴(kuò)展到數(shù)十億級別，若開發(fā)者要想找出軟件和芯片缺陷與故障的根
新思科技攜手英特爾推出可量產(chǎn)Multi-Die芯片設(shè)計解決方案
提供了一個統(tǒng)一的協(xié)同設(shè)計與分析解決方案，通過新思科技3DIC Compiler加速從芯片到系統(tǒng)的各個階段的多裸晶芯片設(shè)計的探索和開發(fā)。此外，新思科技3DSO.ai與新思科技3DIC Compiler原生集成，實現(xiàn)了信號、電源和熱
新思科技面向英特爾代工推出可量產(chǎn)的多裸晶芯片設(shè)計參考流程，加速芯片創(chuàng)新
3DIC Compiler協(xié)同設(shè)計與分析解決方案結(jié)合新思科技IP，加速英特爾代工EMIB技術(shù)的異構(gòu)集成 摘要： 新思科技人工智能（AI）驅(qū)動型多裸晶芯片（Multi-die）設(shè)計參考流程已擴(kuò)展至
發(fā)表于 07-09 13:42
?765次閱讀
新思科技針對主要代工廠提供豐富多樣的UCIe IP解決方案
? 如今，摩爾定律逐漸放緩，開發(fā)者憑借自身的聰明才智，探索到了一些突破物理極限的創(chuàng)新方法。Multi-Die設(shè)計便是其中之一，能夠異構(gòu)集成多個半導(dǎo)體芯片，提供更出色的帶寬、性能和良率。而
后摩智能引領(lǐng)AI芯片革命,推出邊端大模型AI芯片M30
的技術(shù)實力，推出了基于存算一體架構(gòu)的邊端大模型AI芯片——后摩漫界??M30，引領(lǐng)了AI芯片領(lǐng)域的新一輪革命。
TE推出的MULTI-BEAM Plus電源連接器具有哪些優(yōu)勢?-赫聯(lián)電子
密度節(jié)省了空間并降低了功耗。MULTI-BEAM Plus連接器是TE的MULTI-BEAM XLE連接器的下一代產(chǎn)品。它們具有相同的外形尺寸，并能使整個系統(tǒng)具有相同的氣流。像MULTI
發(fā)表于 06-23 17:02
鼎陽科技亮相EDICON電子設(shè)計創(chuàng)新大會，技術(shù)演講引領(lǐng)行業(yè)風(fēng)潮
EDICON China(電子設(shè)計創(chuàng)新大會)是射頻/微波/無線和高頻/高速電子設(shè)計領(lǐng)域的大型活動，包括會議和展覽兩大部分。
芯礪智能Chiplet Die-to-Die互連IP芯片成功回片
芯礪智能近日宣布，其全自研的Chiplet Die-to-Die互連IP（CL-Link）芯片一次性流片成功并順利點亮。這一重大突破標(biāo)志著芯礪智能在異構(gòu)集成芯片領(lǐng)域取得了領(lǐng)先地位，為人工智能時代的算力基礎(chǔ)設(shè)施建設(shè)提供了更加多元靈
關(guān)于2024年Multi-Die系統(tǒng)設(shè)計的四個重要預(yù)測
ChatGPT等應(yīng)用作為生活中不可或缺的工具，需要海量數(shù)據(jù)才能維持正常運轉(zhuǎn)。
芯片開發(fā)者的生產(chǎn)力該如何提升
2023年，電子行業(yè)取得了多項關(guān)鍵成果：芯片設(shè)計的創(chuàng)新范圍進(jìn)一步擴(kuò)大，再創(chuàng)業(yè)界新高；不同行業(yè)對芯片的需求日趨多樣化，相應(yīng)的設(shè)計和驗證過程也隨之更加錯綜復(fù)雜；Multi-Die解決方案的
從數(shù)月到幾小時，這枚Multi-Die系統(tǒng)芯片是如何快速交付的？
軟件已成為當(dāng)今電子系統(tǒng)中不可或缺的組成部分。從虛擬現(xiàn)實（VR）頭顯，到高等級自動駕駛汽車，這些由軟件驅(qū)動的系統(tǒng)都依賴于精密的復(fù)雜算法，才能讓從元宇宙沉浸式體驗到高級駕駛輔助系統(tǒng)等功能得以實現(xiàn)。
數(shù)據(jù)中心CPU芯粒化及互聯(lián)方案分析-PART2
隨著核心數(shù)量的增長和多die模式的流行，過去幾年中，各大計算芯片企業(yè)逐漸從Multi-Die模式轉(zhuǎn)向Central IO Die模式。以 IO Di
如何輕松搞定高性能Multi-Die系統(tǒng)？
2D芯片設(shè)計中通常為二階或三階的效應(yīng)，在Multi-Die系統(tǒng)中升級為主要效應(yīng)。
Multi-Die系統(tǒng)驗證很難嗎？Multi-Die系統(tǒng)驗證的三大挑戰(zhàn)
在當(dāng)今時代，摩爾定律帶來的收益正在不斷放緩，而Multi-Die系統(tǒng)提供了一種途徑，通過在單個封裝中集成多個異構(gòu)裸片（小芯片），能夠為計算密集型應(yīng)用降低功耗并提高性能。
Multi-Die系統(tǒng)，掀起新一輪技術(shù)革命！
利用Multi-Die系統(tǒng)能實現(xiàn)異構(gòu)集成，并且利用較小Chiplet實現(xiàn)更高良率，更小的外形尺寸和緊湊的封裝，降低系統(tǒng)的功耗和成本。Ansys半導(dǎo)體產(chǎn)品研發(fā)主管Murat Becer指出：“3DIC正在經(jīng)歷爆炸性增長，我們預(yù)計今
工商網(wǎng)監(jiān)
評論