在綜合和功耗優化過程中，可能會不知不覺地引入許多 CDC 錯誤。綜合過程可能帶來的 CDC 問題包括：

? CDC 路徑中出現新的易發生毛刺的組合邏輯

? 由于插入電源、測試或安全邏輯而產生的新 CDC路徑

? 由于邏輯優化，現有 CDC 同步結構可能會被破壞

因此，CDC 驗證不僅在 RTL 有必要，在門級也必不可少。在 RTL，重點是通過識別 CDC 結構和方案來確定時鐘域和 CDC 路徑。在門級，具有多路復用器或組合邏輯的 CDC 路徑常常容易出現毛刺缺陷，在綜合、時序和功耗優化過程中可能會引入這些缺陷。如果僅在 RTL 進行 CDC 驗證，則此類毛刺缺陷很容易被遺漏，導致代價高昂的流片后芯片失效。根據我們在客戶多個項目中部署 Questa Signoff CDC 的經驗，我們了解到：

1. 不同類型的 CDC 路徑都可能產生潛在毛刺。必須清楚地識別毛刺，以便能夠創建算法來有效地予以分析。

2. 門級 CDC 分析費時很長（從幾小時到幾天）。如果必須進行細微改進，從最后一步重新開始比從頭重新開始效率要高得多。

3. 隨著設計復雜性不斷增加，支持異構層次化方法至關重要。與此同時，隨著內存消耗持續增長，識別進程中的并行性并采取分而治之的策略會很有用。

本文首先說明各種類型 CDC 路徑中的毛刺問題，然后概述一種基于形式化的自動毛刺檢測方法。該方法利用結構 CDC 分析、表達式分析和形式化方法來消除和證明設計中的真正毛刺。為了處理運行時間更長、更復雜的設計，我們將先前的方法分解為一個更靈活的層次化、多階段和多處理流程。本文說明了該流程的各個階段以及如何實現并行處理。

編輯：黃飛