精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence推出Allegro X AI,旨在加速PCB設(shè)計(jì)流程,可將周轉(zhuǎn)時(shí)間縮短10倍以上

Cadence楷登 ? 來源:Cadence楷登 ? 2023-04-07 10:27 ? 次閱讀

Allegro X AI 可自動(dòng)執(zhí)行 PCB 布局設(shè)計(jì)和小至中型 PCB 布線設(shè)計(jì),將物理布局布線和分析用時(shí)從數(shù)天縮短至幾分鐘。

中國上海,2023 年 4 月 7 日——楷登電子(美國 Cadence 公司NASDAQ:CDNS)今日宣布推出 CadenceAllegroX AI technology,這是 Cadence 新一代系統(tǒng)設(shè)計(jì)技術(shù),在性能和自動(dòng)化方面實(shí)現(xiàn)了革命性的提升。這款 AI 新產(chǎn)品依托于 Allegro X Design Platform 平臺(tái),可顯著節(jié)省 PCB 設(shè)計(jì)時(shí)間,與手動(dòng)設(shè)計(jì)電路板相比,在不犧牲甚至有可能提高質(zhì)量的前提下,將布局布線 (P&R) 任務(wù)用時(shí)從數(shù)天縮短至幾分鐘。

傳統(tǒng)上,PCB 設(shè)計(jì)中的布局布線一直是一個(gè)耗時(shí)的手動(dòng)過程,會(huì)影響產(chǎn)品上市速度。Allegro X AI 技術(shù)利用云端的擴(kuò)展性來實(shí)現(xiàn)物理設(shè)計(jì)自動(dòng)化,在提供 PCB 生成式設(shè)計(jì)的同時(shí),還可確保設(shè)計(jì)在電氣方面準(zhǔn)確無誤,并可用于制造。

這項(xiàng)新技術(shù)可自動(dòng)執(zhí)行器件擺放、金屬鍍覆和關(guān)鍵網(wǎng)絡(luò)布線,并集成了快速信號(hào)完整性和電源完整性分析功能。使用生成式 AI 功能,客戶可以簡化自己的系統(tǒng)設(shè)計(jì)流程,將 PCB 設(shè)計(jì)周轉(zhuǎn)時(shí)間縮短10 倍以上。

Allegro X AI 技術(shù)具有以下優(yōu)勢

提高生產(chǎn)力

采用可擴(kuò)展架構(gòu),利用云端的計(jì)算基礎(chǔ)設(shè)施,實(shí)現(xiàn)自動(dòng)布局布線,從而大幅縮短設(shè)計(jì)周轉(zhuǎn)時(shí)間。

更好的結(jié)果質(zhì)量

利用生成式 AI 自動(dòng)布局功能,能夠在設(shè)計(jì)的早期階段進(jìn)行可行性分析。超越手動(dòng)方法,探索更多解決方案可能性,進(jìn)一步優(yōu)化各類指標(biāo),如在縮短線長的同時(shí)遵守設(shè)計(jì)約束條件。

高效的設(shè)計(jì)收斂

Allegro X 平臺(tái)與系統(tǒng)分析技術(shù)緊密集成,使用戶可以優(yōu)化設(shè)計(jì)的電氣性能和熱性能。

“Cadence 致力于提供融合人工智能和云技術(shù)的系統(tǒng)設(shè)計(jì)解決方案,確保最快的周轉(zhuǎn)時(shí)間,”Cadence 公司研發(fā)副總裁 Michael Jackson說,“新推出的 Allegro X AI 技術(shù)鞏固了 Cadence 在 PCB 設(shè)計(jì)方面的技術(shù)領(lǐng)先地位,帶來了變革性的影響,通過人工智能驅(qū)動(dòng)的自動(dòng)化、增強(qiáng)的引擎性能,以及與 Cadence 系統(tǒng)設(shè)計(jì)和分析產(chǎn)品組合的集成,幫助客戶提高生產(chǎn)力。”

新推出的 Allegro X AI 技術(shù)支持 Cadence 的智能系統(tǒng)設(shè)計(jì)(Intelligent System Design)戰(zhàn)略,旨在幫助客戶加速系統(tǒng)創(chuàng)新。更多信息請(qǐng)?jiān)L問:www.cadence.com/go/AllegroXAI

客戶評(píng)價(jià)

“Allegro X AI 技術(shù)將布局用時(shí)從幾天縮短至幾分鐘,同時(shí)兼顧信號(hào)完整性和電源完整性的影響。搭載的 AI 技術(shù)還能提供新的布局方案。該技術(shù)極大地縮短了設(shè)計(jì)用時(shí),將從根本上改變我們進(jìn)行 PCB 設(shè)計(jì)的方式。”

—— Allan N?rgaard

CID,Velux PCB設(shè)計(jì)

“在施耐德電氣,周轉(zhuǎn)時(shí)間和最終產(chǎn)品的質(zhì)量對(duì)業(yè)務(wù)成功至關(guān)重要。借助 Cadence 的 Allegro X AI 技術(shù),我們可以顯著縮短開發(fā)周期。硬件設(shè)計(jì)師可以對(duì)密度和復(fù)雜性進(jìn)行評(píng)估,并調(diào)整電氣設(shè)計(jì),確保快速高效地完成設(shè)計(jì),并提高生產(chǎn)力。”

—— Jean-Christophe Dejean

施耐德 PLM流程與管理副總裁

“設(shè)計(jì)師的工作效率對(duì)于 Kioxia 的業(yè)務(wù)成功至關(guān)重要。我們的團(tuán)隊(duì)正在與 Cadence 密切合作,利用 Allegro X AI 技術(shù)實(shí)現(xiàn) IC 封裝和 PCB 參考設(shè)計(jì)的自動(dòng)布局布線,大幅度縮短了設(shè)計(jì)周轉(zhuǎn)時(shí)間。”

——Chiaki Takubo

Kioxia Corporation封裝和測試技術(shù)部技術(shù)主管

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4318

    文章

    23022

    瀏覽量

    396428
  • Cadence
    +關(guān)注

    關(guān)注

    64

    文章

    916

    瀏覽量

    141896
  • AI
    AI
    +關(guān)注

    關(guān)注

    87

    文章

    30239

    瀏覽量

    268479
  • allegro
    +關(guān)注

    關(guān)注

    42

    文章

    652

    瀏覽量

    144982

原文標(biāo)題:Cadence 推出 Allegro X AI,旨在加速 PCB 設(shè)計(jì)流程,可將周轉(zhuǎn)時(shí)間縮短 10 倍以上

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    西門子與CELUS合作,利用AI驅(qū)動(dòng)PCB設(shè)計(jì)為中小企業(yè)賦能

    ?合作旨在通過AI驅(qū)動(dòng)的自動(dòng)化來簡化PCB設(shè)計(jì),使得先進(jìn)工具對(duì)工程師和中小企業(yè)更加易于獲取且更具性價(jià)比 西門子數(shù)字化工業(yè)軟件和CELUS(AI驅(qū)動(dòng)的電子設(shè)計(jì)自動(dòng)化解決方案的先驅(qū))在20
    發(fā)表于 11-27 11:22 ?55次閱讀
    西門子與CELUS合作,利用<b class='flag-5'>AI</b>驅(qū)動(dòng)<b class='flag-5'>PCB設(shè)計(jì)</b>為中小企業(yè)賦能

    Cadence Allegro 17.4PCB阻抗分析功能操作說

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評(píng)估每根走線上的阻抗變化情況,對(duì)工程師衡量信號(hào)的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?1次下載

    pcb怎么改變焊盤大小

    Cadence Allegro和Protel99se等具體軟件的操作步驟: 通用流程 打開PCB設(shè)計(jì)文件 :首先,使用PCB設(shè)計(jì)軟件打開需要
    的頭像 發(fā)表于 09-02 15:01 ?1093次閱讀

    使用 Allegro X AI 加速PCB設(shè)計(jì)

    關(guān)鍵要點(diǎn)AllegroXAI利用AI算法優(yōu)化信號(hào)完整性、熱影響和電源完整性布局,縮短了元件放置和電源平面生成所需的時(shí)間。通過自動(dòng)布線關(guān)鍵信號(hào)網(wǎng)并遵守電氣和制造限制,AllegroXAI提高了布局精度
    的頭像 發(fā)表于 07-06 08:13 ?1750次閱讀
    使用 <b class='flag-5'>Allegro</b> <b class='flag-5'>X</b> <b class='flag-5'>AI</b> <b class='flag-5'>加速</b><b class='flag-5'>PCB設(shè)計(jì)</b>

    Cadence快板PCB培訓(xùn)

    Allegro環(huán)境介紹Allegro環(huán)境設(shè)定 焊盤制作 元件封裝制作 電路板創(chuàng)建PCB疊層設(shè)置和網(wǎng)表導(dǎo)入 約束規(guī)則管理布局 布線 覆銅PCB設(shè)計(jì)后處理
    發(fā)表于 07-02 17:22 ?0次下載

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定
    的頭像 發(fā)表于 06-29 08:12 ?728次閱讀
    <b class='flag-5'>Allegro</b> <b class='flag-5'>X</b> 23.11 版本更新 I <b class='flag-5'>PCB</b> 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    pcb設(shè)計(jì)

    cadence原理圖、Allegro PCB設(shè)計(jì)。Aundefined 1.根據(jù)客戶要求代畫原理圖和PCB。 2.原理圖和PCB的修改。 3
    發(fā)表于 05-09 01:38

    Cadence Allegro16.5教程

    電子發(fā)燒友網(wǎng)站提供《Cadence Allegro16.5教程.pdf》資料免費(fèi)下載
    發(fā)表于 04-17 09:22 ?5次下載

    Cadence與NVIDIA聯(lián)合推出利用加速計(jì)算和生成式AI重塑設(shè)計(jì)

    中國上海,2024 年 3 月 25 日——楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布,公司將深化與 NVIDIA 在 EDA、系統(tǒng)設(shè)計(jì)與分析、數(shù)字生物學(xué)和人工智能領(lǐng)域的多年合作,推出兩款變革性解決方案,利用
    的頭像 發(fā)表于 03-25 14:36 ?569次閱讀

    Cadence攜手Intel代工廠研發(fā)先進(jìn)封裝流程,助力HPC、AI及移動(dòng)設(shè)備

    Cadence Allegro? X APD(用以實(shí)現(xiàn)元件布局、信號(hào)/電源/接地布線、設(shè)計(jì)同步電氣分析、DFM/DFA及最后制造輸出)、Integrity? 3D-IC Platform 及其對(duì)應(yīng)的Integrity Syste
    的頭像 發(fā)表于 03-13 10:05 ?665次閱讀

    是德科技推出AI數(shù)據(jù)中心測試平臺(tái)旨在加速AI/ML網(wǎng)絡(luò)驗(yàn)證和優(yōu)化的創(chuàng)新

    2024年2月29日,是德科技(Keysight Technologies,Inc.)宣布,針對(duì)人工智能(AI)和機(jī)器學(xué)習(xí)(ML)基礎(chǔ)設(shè)施生態(tài)系統(tǒng),推出AI數(shù)據(jù)中心測試平臺(tái),旨在
    的頭像 發(fā)表于 02-29 09:32 ?597次閱讀
    是德科技<b class='flag-5'>推出</b><b class='flag-5'>AI</b>數(shù)據(jù)中心測試平臺(tái)<b class='flag-5'>旨在</b><b class='flag-5'>加速</b><b class='flag-5'>AI</b>/ML網(wǎng)絡(luò)驗(yàn)證和優(yōu)化的創(chuàng)新

    Cadence推出全新數(shù)字孿生平臺(tái)Millennium Platform

    楷登電子(Cadence Design Systems)今日宣布推出全新的Cadence? Millennium? Enterprise Multiphysics Platform,這是一款面向多
    的頭像 發(fā)表于 02-03 11:31 ?1052次閱讀

    PCB設(shè)計(jì)流程詳解

    做任何復(fù)雜的事情,都會(huì)有著規(guī)定的流程PCB設(shè)計(jì)也不例外,但是設(shè)計(jì)流程不是固定,我們團(tuán)隊(duì)提供的只是一個(gè)參考,不同的項(xiàng)目,不同的情況,以及不同的工程師設(shè)計(jì)習(xí)慣,都有著不一樣的設(shè)計(jì)流程,但
    的頭像 發(fā)表于 01-10 16:11 ?4290次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>流程</b>詳解

    PCB設(shè)計(jì)布線Cadence 20問

    Cadence Allegro現(xiàn)在幾乎成為高速板設(shè)計(jì)中實(shí)際上的工業(yè)標(biāo)準(zhǔn),版本是2011年5月發(fā)布的Allegro 16.5。和它前端產(chǎn)品 Capture 的結(jié)合,可完成高速、高密度、多層的復(fù)雜
    發(fā)表于 01-05 15:34 ?562次閱讀

    pcb設(shè)計(jì)一般流程步驟

    pcb設(shè)計(jì)一般流程步驟
    的頭像 發(fā)表于 12-13 17:30 ?3880次閱讀