精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

采用系統參考模式設計JESD 204B時鐘

星星科技指導員 ? 來源:TI ? 作者:TI ? 2023-04-18 09:25 ? 次閱讀

在本文中,將談論抖動合成器與清除器的不同系統參考信號(SYSREF)模式,以及如何用它們來最大限度地提高JESD204B時鐘方案的性能。

LMK04821系列器件為該話題提供了很好的范例研究素材,因為它們是高性能的雙環路抖動清除器,可在具有器件和SYSREF時鐘的子類1時鐘方案里驅動多達七個JESD204B轉換器或邏輯器件。圖1是典型JESD204B系統(以LMK04821系列器件作為時鐘解決方案)的高級方框圖。

pYYBAGQ98YiAb10wAABphiYnbZU566.jpg

圖1:典型的JEDEC JESD204B應用方框圖

LMK04821憑借來自第二鎖相環(PLL)電壓控制振蕩器的單個SYSREF時鐘分頻器來產生SYSREF信號。信號從分頻器被分配到個別的輸出路徑。每個輸出路徑均包含數字和模擬延遲,以調節與器件時鐘有關的SYSREF相位。

根據JESD204B標準,SYSREF可采用不同的模式,如圖2所示。它可以是連續性(也稱為周期性)、有間隙的周期性或一次性信號。連續性和有間隙的周期性SYSREF的周期必須是本地多幀時鐘(LMFC)的整數倍,以避免多幀中間的SYSREF脈沖。

連續性模式允許連續性輸出。由于從SYSREF至器件時鐘存在串擾,因此許多開發人員不用連續性模式。但是,連續性模式使系統開發人員能在兩個信號之間手動設置恰當的確定性相位關系。設置后,它可變為有間隙的周期性SYSREF。

在有間隙的周期性或一次性模式中,SYSREF時鐘分頻器的輸出通過脈沖發生器被饋送給輸出路徑。脈沖發生器用門控制SYSREF信號,只讓少數脈沖通過。脈沖數可被設定為一個、兩個、四個或八個。因為沒有周期性信號,所以從SYSREF至器件時鐘的串擾被最大限度地減少。

LMK0482x中另一類有間隙的周期性SYSREF模式是請求模式,只要SYNC/SYSREF_REQ引腳為高電平,該模式就能輸出SYSREF脈沖的連續流。

poYBAGQ98YmAdNCCAAB2hGqJY3M841.jpg

圖2:LMK0482x的SYSREF模式是:a)連續性SYSREF;b)脈沖式SYSREF(一次性或有間隙的周期性模式);c)SYSREF請求(有間隙的周期性模式)

在LMK04821器件中,內部SYSREF分配路徑與輸出分頻器同步路徑共享。因此,它需要一個特定的寄存器寫入序列,以支持同步輸出和無干擾SYSREF脈沖的產生。在表1中,筆者描述的方法都與它們的寄存器寫入序列一起列出。表1還展示了內容為十進制值的內部寄存器字段名。具有相同編號的步驟可以互換。

pYYBAGQ98YqAaNaVAAMlJ81sjig665.jpg

表1:能啟用不同SYSREF模式的寄存器寫入序列

JESD204B標準是減少布局工作量,同時在信號轉換器和邏輯器件之間采用串行化數據傳輸。通過充分利用JESD204B致能時鐘器件的SYSREF模式,您可在整個系統中輕松創建確定性的相位關系。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 轉換器
    +關注

    關注

    27

    文章

    8624

    瀏覽量

    146861
  • 寄存器
    +關注

    關注

    31

    文章

    5317

    瀏覽量

    120002
  • 脈沖發生器
    +關注

    關注

    5

    文章

    175

    瀏覽量

    34137
收藏 人收藏

    評論

    相關推薦

    如何實現JESD204B時鐘方案最大性能

    在一篇以前的文章中,Timothy T.曾談到JESD204B接口標準(該標準越來越受歡迎,因為它能在高速數據采集系統里簡化設計)的時鐘要求。在本文中,筆者將談論抖動合成器與清除器的不同系統
    的頭像 發表于 05-14 08:48 ?1w次閱讀
    如何實現<b class='flag-5'>JESD204B</b><b class='flag-5'>時鐘</b>方案最大性能

    JESD204B系統級優勢

    的引腳數。因此它能獲得工程師的青睞和關注也就不足為奇了,它具備如下系統級優勢:更小的封裝尺寸與更低的封裝成本:JESD204B 不僅采用 8b10b 編碼技術串行打包數據,而且還有助于
    發表于 09-18 11:29

    串行LVDS和JESD204B的對比

    匹配FPGA和轉換器的引腳輸出,迫使元件數增加,并使PCB復雜化。這加大了客戶系統的成本支出以及復雜程度;而這些問題可通過采用更有效的JESD204B接口加以解決。雷達和安全通信目前高級雷達接收器的脈沖
    發表于 05-29 05:00

    JESD204標準解析

    不同路徑之間的偏斜時,就會對系統設計產生不必要的復雜性。JESD204B中,采用設備時鐘作為JESD204
    發表于 06-17 05:00

    JESD204B串行接口時鐘的優勢

    。2.2 通用的LVDS 時鐘芯片 在某些應用中客戶的系統上既有JESD204B 的數模轉換器,也有LVDS 接口的數模轉換器,或者客戶需要用到連續模式的SYSREF,這時LMK048
    發表于 06-19 05:00

    jesd204b ip核支持的線速率

    因實際需求,本人想使用JESD204b的ip核接收ADC發送過來的數據,ADC發送的數據鏈路速率是15gbps, 廠家說屬于204b標準。我看到jesd204b的ip核標準最大是12.5gbps,但是支持的支持高達16.375
    發表于 08-12 09:36

    如何去實現JESD204B時鐘

    JESD204B數模轉換器的時鐘規范是什么?JESD204B數模轉換器有哪些優勢?如何去實現JESD204B時鐘
    發表于 05-18 06:06

    如何采用系統參考模式設計JESD204B時鐘

    JESD204B系統(以LMK04821系列器件作為時鐘解決方案)的高級方框圖。圖1:典型的JEDEC JESD204B應用方框圖 LMK04821憑借來自第二鎖相環(PLL)電壓控制
    發表于 11-18 06:36

    采用系統參考模式設計JESD204B時鐘

    在本文中,筆者將談論抖動合成器與清除器的不同系統參考信號(SYSREF)模式,以及如何用它們來最大限度地提高JESD204B時鐘方案的性能。 LMK04821系列器件為該話題提供了很好
    發表于 11-17 10:31 ?3169次閱讀
    <b class='flag-5'>采用</b><b class='flag-5'>系統</b>參考<b class='flag-5'>模式</b>設計<b class='flag-5'>JESD204B</b><b class='flag-5'>時鐘</b>

    JESD204B時鐘方面的設計及其驗證實現

    隨著數模轉換器的轉換速率越來越高,JESD204B 串行接口已經越來越多地廣泛用在數模轉換器上,其對器件時鐘和同步時鐘之間的時序關系有著嚴格需求。本文就重點講解了JESD204B 數模
    發表于 11-18 08:00 ?2063次閱讀

    采用系統參考模式設計JESD 204B時鐘

    中,筆者將談論抖動合成器與清除器的不同系統參考信號(SYSREF)模式,以及如何用它們來最大限度地提高JESD204B時鐘方案的性能。 ? LMK04821系列器件為該話題提供了很
    的頭像 發表于 11-24 14:48 ?2656次閱讀
    <b class='flag-5'>采用</b><b class='flag-5'>系統</b>參考<b class='flag-5'>模式</b>設計<b class='flag-5'>JESD</b> <b class='flag-5'>204B</b><b class='flag-5'>時鐘</b>

    JESD204B時鐘網絡原理概述

    明德揚的JESD204B采集卡項目綜合上板后,可以使用上位機通過千兆網來配置AD9144和AD9516板卡,實現高速ad采集。最終可以在示波器和上位機上采集到設定頻率的正弦波。本文重點介紹JESD204B時鐘網絡。
    的頭像 發表于 07-07 08:58 ?1671次閱讀
    <b class='flag-5'>JESD204B</b><b class='flag-5'>時鐘</b>網絡原理概述

    時序至關重要:采用系統參考模式設計JESD 204B時鐘

    時序至關重要:采用系統參考模式設計JESD 204B時鐘
    發表于 11-04 09:50 ?0次下載
    時序至關重要:<b class='flag-5'>采用</b><b class='flag-5'>系統</b>參考<b class='flag-5'>模式</b>設計<b class='flag-5'>JESD</b> <b class='flag-5'>204B</b><b class='flag-5'>時鐘</b>

    AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次對數字轉換器數據表 ADI

    電子發燒友網為你提供ADI(ADI)AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次對數字轉換器數據表相關產品參數、數據手冊,更有AD9694S: 14-Bit
    發表于 10-08 16:48
    AD9694S: 14-Bit, 500 MSPS, <b class='flag-5'>JESD</b> <b class='flag-5'>204B</b>, 二次對數字轉換器數據表 ADI

    JESD204B升級到JESD204C時的系統設計注意事項

    電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
    發表于 09-21 10:19 ?0次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204</b>C時的<b class='flag-5'>系統</b>設計注意事項