精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA之三八譯碼器

jf_78858299 ? 來源:文鴻開源工作室 ? 作者: JiangYW ? 2023-04-26 15:38 ? 次閱讀

FPGA之三八譯碼器

一聽到三八譯碼器這個東西可能會感覺有點熟悉,其實在STC89C51系列單片機中,里面就有一個三八譯碼器,就是一開始的流水燈程序,LED0-7這八個LED!但是怎么在FPGA中實現三八譯碼器呢?其實很簡單。

1、創(chuàng)建好工程,像上一篇文章那樣,我就不多說了,忘記的同學可以到下面這個網址查看,

https://blog.csdn.net/Jiang_YW/article/details/89220995

2、創(chuàng)建好工程以后,再新建一個Verilog HDL文件,我命名為DCC_38.v,然后把文件添加到工程里面。

圖片

建議新手先學一下Verilog HDL語法,不然對這些內容會看不懂,Verilog相對于VHDL要簡單,而且看起來要更相似與C語言,學過C的話,再學Verilog會簡單一點點。

推薦網址:https://www.cnblogs.com/SYoong/p/5849168.html

有好幾個章節(jié),有興趣的的同學可以學學。

3、把上面工程編譯一遍沒錯之后,就可以開始寫tb(testbench)文件了,再新建一個DCC_38_tb.v文件,編寫激勵程序。

圖片

寫完之后也添加到盡快工程里面進行編譯。

4、點擊Assignment → Setting

圖片

按上圖操作完成之后,點擊add跟OK,保存好即可。

5、點擊RTL Simulation,進行前仿真

圖片

一開始沒仿真圖出來,點擊上面紅色框的黑色放大鏡即可。

由上圖可見仿真沒有錯誤,那么就先關閉ModuleSim。

6、然后點擊Gate Level Simulation進行后仿真,點擊Run。操作與上圖一樣

圖片

在圖里可以看見LED的輸出有一點點的延遲,這是正常現象。

圖片

為什么這一瞬間LED的值會為零呢?

實際上是芯片0000_0001→0000_0000 → 0000_0010進行了兩次的反轉,其他的也一樣。

7、點擊Pin Planner,參考引腳配置,進行引腳分配

圖片

圖片

圖片

8、再編譯一遍程序,就可以燒錄到板子里面。

圖片

上圖只看左邊三個開關,第四個忽略

程序ok。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1626

    文章

    21678

    瀏覽量

    602006
  • 單片機
    +關注

    關注

    6032

    文章

    44525

    瀏覽量

    633256
  • 譯碼器
    +關注

    關注

    4

    文章

    310

    瀏覽量

    50285
  • STC
    STC
    +關注

    關注

    14

    文章

    299

    瀏覽量

    66126
收藏 人收藏

    評論

    相關推薦

    怎么實現BCH譯碼器FPGA硬件設計?

    本文通過對長BCH碼優(yōu)化方法的研究與討論,針對標準中二進制BCH碼的特性,設計了實現該譯碼器FPGA硬件結構。
    發(fā)表于 06-15 09:23

    三八譯碼器的應用

    芯片,這種數字芯片由簡單的輸入邏輯來控制輸出邏輯,比如 74HC138這個三八譯碼器,圖 3-15 是 74HC138 在我們原理圖上的一個應用。從這個名字來分析,三八譯碼器,就是把
    發(fā)表于 07-19 09:08

    怎樣通過移位寄存級聯+三八譯碼器去驅動16*16LED點陣屏呢

    怎樣通過移位寄存級聯+三八譯碼器去驅動16*16LED點陣屏呢?有哪些操作流程?
    發(fā)表于 11-09 07:02

    三八譯碼器的相關資料推薦

    藍橋杯單片機硬件基礎74HC138——三八譯碼器(選通時輸出為低電平)4個或非門控制LED控制LED狀態(tài)由P0口控制,選通輸出由Y4C控制;因此,P2口需滿足P2 = 1000 0000
    發(fā)表于 01-21 07:28

    譯碼器

    譯碼器 譯碼是編碼的逆過程,即將某個二進制翻譯成電路的某種狀態(tài)。實現譯碼操作的電路稱為譯碼器
    發(fā)表于 09-27 12:59 ?1.3w次閱讀
    <b class='flag-5'>譯碼器</b>

    數碼譯碼器的應用

    數碼譯碼器的應用:譯碼器課件ppt
    發(fā)表于 12-17 14:31 ?1137次閱讀
    數碼<b class='flag-5'>譯碼器</b>的應用

    譯碼器,譯碼器是什么意思

    譯碼器,譯碼器是什么意思 譯碼器是組合邏輯電路的一個重要的器件,其可以分為:變量譯碼和顯示譯碼兩類。  變量
    發(fā)表于 03-08 16:32 ?5480次閱讀

    基于FPGA的高速RS編譯碼器實現

    本文介紹了 RS[ 255, 223 ]編譯碼器FPGA設計和基于線形反饋移位寄存的編碼設計 , 以及由伴隨式計算、關鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的
    發(fā)表于 05-22 10:43 ?45次下載
    基于<b class='flag-5'>FPGA</b>的高速RS編<b class='flag-5'>譯碼器</b>實現

    基于FPGA的RS碼譯碼器的設計

    介紹了符合CCSDS標準的RS(255,223)碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法,主要包括了修正后的無逆BM迭代譯碼算法,錢搜索算法和Forney算法。采用了三級
    發(fā)表于 01-25 16:43 ?68次下載
    基于<b class='flag-5'>FPGA</b>的RS碼<b class='flag-5'>譯碼器</b>的設計

    基于FPGA 的LDPC 碼編譯碼器聯合設計

    該文通過對低密度校驗(LDPC)碼的編譯碼過程進行分析,提出了一種基于FPGA 的LDPC 碼編譯碼器聯合設計方法,該方法使編碼譯碼器
    發(fā)表于 11-22 07:34 ?4383次閱讀
    基于<b class='flag-5'>FPGA</b> 的LDPC 碼編<b class='flag-5'>譯碼器</b>聯合設計

    譯碼器的邏輯功能_譯碼器的作用及工作原理

    本文首先介紹了譯碼器的定義與譯碼器的分類,其次介紹了譯碼器的作用和譯碼器的工作原理,最后介紹了譯碼器的邏輯功能。
    發(fā)表于 02-08 14:04 ?11.4w次閱讀
    <b class='flag-5'>譯碼器</b>的邏輯功能_<b class='flag-5'>譯碼器</b>的作用及工作原理

    譯碼器的分類和應用

    本文主要介紹了譯碼器的分類和應用。譯碼器指的是具有譯碼功能的邏輯電路,譯碼是編碼的逆過程,它能將二進制代碼翻譯成代表某一特定含義的信號(即電路的某種狀態(tài)),以表示其原來的含義。
    的頭像 發(fā)表于 04-04 11:51 ?4.3w次閱讀
    <b class='flag-5'>譯碼器</b>的分類和應用

    通過采用FPGA器件設計一個Viterbi譯碼器

    可編程邏輯技術的不斷發(fā)展,其高密度、低功耗、使用靈活、設計快速、成本低廉、現場可編程和反復可編程等特性,使FPGA逐步成為Viterbi譯碼器設計的最佳方法。項目目的是用FPGA實現一個Viterbi
    的頭像 發(fā)表于 04-24 08:29 ?2963次閱讀
    通過采用<b class='flag-5'>FPGA</b>器件設計一個Viterbi<b class='flag-5'>譯碼器</b>

    使用verilog語言編程的三八譯碼器的工程文件免費下載

    本文檔的主要內容詳細介紹的是使用verilog語言編程的三八譯碼器的工程文件免費下載.
    發(fā)表于 09-22 17:43 ?13次下載
    使用verilog語言編程的<b class='flag-5'>三八</b><b class='flag-5'>譯碼器</b>的工程文件免費下載

    關于Actel 的FPGA譯碼器的VHDL源代碼

    關于Actel 的FPGA譯碼器的VHDL源代碼(通信電源技術期刊2020年第14期)-關于Actel 的FPGA譯碼器的VHDL源代碼。適合感興趣的學習者學習,可以提高自己的能力
    發(fā)表于 09-16 15:18 ?11次下載
    關于Actel 的<b class='flag-5'>FPGA</b>的<b class='flag-5'>譯碼器</b>的VHDL源代碼