在進行FPGA原型驗證的過程中,當要把大型的SoC進行FPGA原型驗證時,有時候會遇到一種情況,同樣的接口分兩組出去到不同的模塊,而這兩個模塊規模較大,又需要分割在兩片FPGA中,這時候就會像下圖一樣:
此時,途中畫圈的Block到底應該放在FPGA_A中還是FPGA_B中呢?假如放在FPGA_A中,則會增加FPGA_A和FPGA_B的IO資源,如下圖所示,FPGA需要64+8=72個IO,而FPGA_B則需要64個IO。這樣,對于整個FPGA原型驗證系統而言,光這一個功能點,IO資源一共使用了64+72=136個,然而真正的SoC并不僅僅是這一點兒功能,實際上需要更多的IO去連接各個FPGA。
所以,對于原型驗證系統,我們推薦采用復制邏輯的辦法,以使FPGA原型驗證系統在不改變SoC功能的情況下,完成IO的節省,如下圖所示,使用的IO數量從64+72下降到8+8、所以FPGA原型驗證系統的EDA工具要有分辨那些模塊能夠在不改變功能的前提下復制到不同的FPGA中,以節省IO。
誠然,節省IO的代價使增加了整個系統的邏輯資源,但這個增加是值得的。復制是一個非常有用的技巧,當我們進行分區時,或者最好是在分區之前,我們應該注意復制機會,以降低IO需求。復制對于在FPGA之間分發芯片支持項目(如時鐘和重置)也非常有用。
審核編輯:湯梓紅
-
FPGA
+關注
關注
1620文章
21507瀏覽量
598845 -
芯片
+關注
關注
450文章
49614瀏覽量
417062 -
接口
+關注
關注
33文章
8247瀏覽量
149930 -
soc
+關注
關注
38文章
4020瀏覽量
217008 -
原型驗證
+關注
關注
0文章
21瀏覽量
10711
原文標題:FPGA原型驗證系統中復制功能模塊的作用
文章出處:【微信號:于博士Jacky,微信公眾號:于博士Jacky】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論