精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

IC設計基礎:Verilog計算1的數量

ruikundianzi ? 來源:IP與SoC設計 ? 2023-05-11 11:38 ? 次閱讀

1、采用循環語句+移位+邏輯& 1來計算1的數量

如下所示,采用循環語句+移位+邏輯與1+累加來實現1的統計。最終調用函數獲得輸入信號中1的數量。

module clk_mux #(parameter CLK_MASK = 16'hffff) (
    input xxxx,
    input xxxx,
    output xxxx,
    output xxxx
 
);
 
    localparam NUM_INPUT_CLK = 16;
 
    function integer countones;
        input [NUM_INPUT_CLK-1:0] x;
        integer k;
        begin
            countones = 0;
            while(x > 0) begin
                countones += x & 1;
                x = x >> 1;
            end
        end
    endfunction
 
    localparam NUM_CLK = countones(CLK_MASK);
 
 
endmodule

2、采用for循環來計算1的數量

采用for循環語句,逐個bit位判斷是否為1,為1則累加,否則保持不變,最終輸出輸入信號中1的數量。

wire            [64-1:0]                                mem_addr_hit                            ;   //
reg             [7-1:0]                                 mem_addr_hit_cnt                        ;   //
 
always@(*) begin
    mem_addr_hit_cnt                =               'b0                             ;   
    for(int i=0; i<64;i=i+1) begin : mem_addr_hit_cnt
    if(mem_addr_hit[i])
        mem_addr_hit_cnt             =          mem_addr_hit_cnt + 1'b1                 ;   //spyglass disable W415a W484
    else
        mem_addr_hit_cnt             =          mem_addr_hit_cnt                        ;   //spyglass disable W415a W484
    end
end

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • IC設計
    +關注

    關注

    37

    文章

    1292

    瀏覽量

    103780
  • 信號
    +關注

    關注

    11

    文章

    2781

    瀏覽量

    76649
  • Verilog
    +關注

    關注

    28

    文章

    1345

    瀏覽量

    109996
  • 函數
    +關注

    關注

    3

    文章

    4308

    瀏覽量

    62445
  • 調用函數
    +關注

    關注

    0

    文章

    11

    瀏覽量

    2300

原文標題:IC設計基礎:Verilog計算1的數量

文章出處:【微信號:IP與SoC設計,微信公眾號:IP與SoC設計】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    H[1].264 Verilog H.264 的Verilog實現的opencore

    H[1].264 Verilog H.264 的Verilog實現的opencore
    發表于 08-12 12:07

    Verilog HDL語言簡介

    Verilog HDL語言簡介 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種,用于數
    發表于 02-09 08:59 ?3894次閱讀

    如何計算UPS所配電池的數量

    UPS所配電池的數量,如何進行計算,本文進行詳細的介紹
    發表于 11-10 16:57 ?62次下載

    基于EP1C3的進階實驗_reference_verilog

    基于EP1C3的進階實驗_reference_verilog
    發表于 01-21 11:29 ?14次下載

    FPGA_Verilog學習資料part1

    FPGA_Verilog學習資料 part1
    發表于 03-14 14:28 ?47次下載

    基于EP1C3的進階實驗eference_verilog

    基于EP1C3的進階實驗eference_verilog
    發表于 10-27 18:20 ?3次下載

    基于EP1C3的進階實驗_reference_verilog

    基于EP1C3的進階實驗_reference_verilog
    發表于 11-18 16:05 ?4次下載

    Verilog語言練習與講解1

    Verilog語言練習與講解1,感興趣的小伙伴們可以瞧一瞧。
    發表于 11-10 15:29 ?2次下載

    Verilog_HDL基礎知識非常好的學習教程 (1)

    Verilog_HDL基礎知識非常好的學習教程 (1)
    發表于 01-04 12:33 ?0次下載

    verilog是什么_verilog的用途和特征是什么

    本文首先介紹了verilog的概念和發展歷史,其次介紹了verilog的特征與Verilog的邏輯門級描述,最后介紹了Verilog晶體管級描述與v
    發表于 05-14 14:22 ?4.5w次閱讀
    <b class='flag-5'>verilog</b>是什么_<b class='flag-5'>verilog</b>的用途和特征是什么

    數字IC設計入門(6)初識verilog

    Verilog HDL與VHDL是當前最流行的兩種硬件設計語言,兩者各有優劣,也各有相當多的擁護者,都通過了IEEE 標準。VHDL在北美及歐洲應用很普遍,Verilog HDL 語言在中國、日本
    發表于 11-06 09:05 ?15次下載
    數字<b class='flag-5'>IC</b>設計入門(6)初識<b class='flag-5'>verilog</b>

    Verilog的程序框架案例

    Verilog HDL(Hardware Description Language)是在用途最廣泛的C語言的基礎上發展起來的一種硬件描述語言,具有靈活性高、易學易用等特點。Verilog HDL可以在較短的時間內學習和掌握,目前已經在FPGA開發/
    發表于 09-13 14:34 ?1380次閱讀

    實時計算汽車數量開源分享

    電子發燒友網站提供《實時計算汽車數量開源分享.zip》資料免費下載
    發表于 06-28 09:26 ?0次下載
    實時<b class='flag-5'>計算</b>汽車<b class='flag-5'>數量</b>開源分享

    IC設計之Verilog代碼規范

    Verilog規范對于一個好的IC設計至關重要。
    的頭像 發表于 08-17 10:14 ?1382次閱讀
    <b class='flag-5'>IC</b>設計之<b class='flag-5'>Verilog</b>代碼規范

    光纖跳線的數量怎么計算

    光纖跳線的數量計算通常涉及到多個因素,以下是一些主要的考慮點和計算方法: 一、主要考慮因素 光纖配線架的容量: 不同類型的光纖配線架具有不同的容量,即能夠容納的光纖跳線數量。在選擇光纖跳線數量
    的頭像 發表于 09-10 10:00 ?640次閱讀