每個(gè)電路板都有與電路板走線相關(guān)的電阻、電容和電感值。板級(jí)寄生參數(shù)會(huì)對(duì)電路性能產(chǎn)生負(fù)面影響——雖然它們的值可能很小，但它們對(duì)設(shè)計(jì)性能的累積影響可能很大。當(dāng)電路板寄生參數(shù)在設(shè)計(jì)仿真期間沒(méi)有建模考慮時(shí)，它們對(duì)電路的影響直到物理原型測(cè)試才知道，但是在物理原型測(cè)試中進(jìn)行更改是昂貴的。

西門(mén)子EDA將XpeditionAMS與HyperLynx Advanced 3D電磁求解器集成在一起，將電路板級(jí)寄生參數(shù)分析帶入電路設(shè)計(jì)過(guò)程，從而最有效地進(jìn)行設(shè)計(jì)更改。在設(shè)計(jì)過(guò)程的早期考慮布局寄生參數(shù)，從而減少了下游設(shè)計(jì)迭代的風(fēng)險(xiǎn)，并且是保持項(xiàng)目按時(shí)、按預(yù)算和按規(guī)范工作的關(guān)鍵。

通常情況，我們都是在layout之前進(jìn)行電路系統(tǒng)的仿真設(shè)計(jì)，但是在樣板回來(lái)測(cè)試的時(shí)候，通常仿真設(shè)計(jì)的結(jié)果和測(cè)試結(jié)果不匹配，主要原因是我們假定組件之間存在理想的“節(jié)點(diǎn)”連接，在現(xiàn)實(shí)世界中，沒(méi)有理想可言。

Xpedition AMS可以與layout協(xié)同設(shè)計(jì)，從layout中提取對(duì)應(yīng)的寄生參數(shù)信息，自動(dòng)加載到模擬驗(yàn)證中，從仿真的結(jié)果可以看出，考慮了PCB寄生參數(shù)影響后的實(shí)際實(shí)現(xiàn)中，所有的互連都會(huì)對(duì)設(shè)計(jì)的功能產(chǎn)生一定的影響。它可能會(huì)增加延遲，頻率依賴行為的失真，或者可能在附近的電路中引起噪聲。