精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA設計:4位計數器代碼及仿真程序

fpga加油站 ? 來源:fpga加油站 ? 2023-05-24 09:22 ? 次閱讀

大家好!今天給大家分享的是4位計數器的代碼以及仿真程序。

4位計數器代碼:

module count4(out,reset,clk);
output [3:0] out;
input reset,clk;
reg [3:0] out;
always @( posedge clk)
begin
if (reset) out<=0; // 同步復位
else out<=out+1; // 計數
end
endmodule

4位計數器的仿真程序:

`timescale 1ns/1ns
`include " count4.v "
module coun4_tp;
reg clk,reset; // 測試輸入信號定義為 reg 型
wire [3:0] out; // 測試輸出信號定義為 wire 型
parameter DELY=100;
count4 mycount(out,reset,clk); // 調用測試對象
always #(DELY/2) clk = ~clk; // 產生時鐘波形
initial
begin // 激勵信號定義
clk =0; reset=0;
#DELY reset=1;
#DELY reset=0;
#(DELY*20) $finish;
end
// 定義結果顯示格式
initial $monitor($time,,,"clk=%d reset=%d out=%d", clk, reset,out);
endmodule

modelsim仿真結果:

3ca80480-f976-11ed-90ce-dac502259ad0.png

3ccbf3f4-f976-11ed-90ce-dac502259ad0.png

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1626

    文章

    21678

    瀏覽量

    602040
  • 仿真
    +關注

    關注

    50

    文章

    4048

    瀏覽量

    133431
  • 計數器
    +關注

    關注

    32

    文章

    2254

    瀏覽量

    94372
  • 程序
    +關注

    關注

    116

    文章

    3778

    瀏覽量

    80860
  • 代碼
    +關注

    關注

    30

    文章

    4753

    瀏覽量

    68368

原文標題:4位計數器代碼及仿真程序

文章出處:【微信號:fpga加油站,微信公眾號:fpga加油站】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    用于4計數器的SDK C程序怎么寫

    嗨好朋友,我正在研究4計數器我已經創建了IP以及框圖設計。現在停止使用SDK c程序啟動硬件。這是我在HLS中的反擊#include #include“ap_int.h”#defin
    發表于 05-19 12:18

    1602液晶的6計數器程序

    ;******************************;1602液晶6計數器:本程序調試通過 *;************************************;* 硬件:此
    發表于 04-21 22:44 ?57次下載

    4十進制可逆計數器電路

    使用一片ICM7217A配4只共陰極LED數碼管,可構成4十進制可逆計數器,其
    發表于 12-10 13:55 ?7500次閱讀
    <b class='flag-5'>4</b><b class='flag-5'>位</b>十進制可逆<b class='flag-5'>計數器</b>電路

    基于FPGA的PWM計數器改進設計

    簡單改變FPGA計數器規格使作為DAC功能PWM計數器的紋波降低。
    發表于 04-06 11:11 ?1958次閱讀
    基于<b class='flag-5'>FPGA</b>的PWM<b class='flag-5'>計數器</b>改進設計

    基于Multisim的計數器設計仿真

    計數器是常用的時序邏輯電路器件,文中介紹了以四同步二進制集成計數器74LS161和異步二-五-十模值計數器74LS290為主要芯片,設計實現了任意模值
    發表于 07-26 11:38 ?134次下載
    基于Multisim的<b class='flag-5'>計數器</b>設計<b class='flag-5'>仿真</b>

    基于Proteus的任意進制計數器設計與仿真

    提出一種基于Proteus 軟件的任意進制計數器的設計。以74LS163 集成計數器為基礎,用置數法設計了兩種48 進制計數器,采用Proteus 軟件對計數器進行
    發表于 07-29 18:53 ?0次下載

    計數器74LS161的Multisim仿真

    本文主要介紹了計數器74LS161的Multisim仿真。74LS161是具有異步置零、計數、預置數和保持功能的可編程集成中規模同步4二進
    發表于 01-17 18:19 ?6.5w次閱讀
    <b class='flag-5'>計數器</b>74LS161的Multisim<b class='flag-5'>仿真</b>

    上百個Verilog HDL的程序設計實例代碼合集免費下載

    本文檔的主要內容詳細介紹的是上百個Verilog HDL的程序設計實例代碼合集免費下載包括了:4 全加器,4
    發表于 08-02 17:11 ?73次下載
    上百個Verilog HDL的<b class='flag-5'>程序</b>設計實例<b class='flag-5'>代碼</b>合集免費下載

    計數器程序和電路圖及仿真等資料合集免費下載

    本文檔的主要內容詳細介紹的是使用兩個按鍵實現加一減一的四計數器程序和電路原理圖及仿真等資料合集免費下載 。
    發表于 09-09 08:00 ?2次下載
    四<b class='flag-5'>位</b><b class='flag-5'>計數器</b>的<b class='flag-5'>程序</b>和電路圖及<b class='flag-5'>仿真</b>等資料合集免費下載

    基于單片機定時/計數器的時鐘設計及計數設計

    /計數器編程方法第四部分 定時/計數器仿真設計設計案例一原理圖動態仿真結果代碼設計案例二原理圖
    發表于 11-05 09:06 ?51次下載
    基于單片機定時<b class='flag-5'>器</b>/<b class='flag-5'>計數器</b>的時鐘設計及<b class='flag-5'>計數</b>設計

    multisim仿真計數器

    multisim仿真計數器資料分享
    發表于 07-23 09:57 ?13次下載

    基于FPGA的十進制計數器

    本方案是一個基于 FPGA ?的十進制計數器。共陽極 7 段顯示上的 0 到 9 十進制計數器,硬件在 Xilinx Spartan 6 FPGA
    發表于 12-20 14:52 ?2次下載

    基于ATmega8單片機基于T_CO的計數器設計Proteus仿真程序

    基于ATmega8單片機基于T_CO的計數器設計Proteus仿真程序
    發表于 05-05 09:34 ?0次下載

    FPGA設計:4全加器代碼以及仿真

    大家好!今天給大家分享的是4全加器的代碼以及仿真程序。俗話說:“千里之行,始于足下。”對于初學者來說, 加法器是
    的頭像 發表于 05-23 10:00 ?4485次閱讀
    <b class='flag-5'>FPGA</b>設計:<b class='flag-5'>4</b><b class='flag-5'>位</b>全加器<b class='flag-5'>代碼</b>以及<b class='flag-5'>仿真</b>

    同步4計數器數據表

    電子發燒友網站提供《同步4計數器數據表.pdf》資料免費下載
    發表于 05-15 10:08 ?0次下載
    同步<b class='flag-5'>4</b><b class='flag-5'>位</b><b class='flag-5'>計數器</b>數據表