精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

CHANBAEK ? 來源:FPGA自學(xué)筆記分享 ? 作者:FPGA自學(xué)筆記分享 ? 2023-05-24 15:05 ? 次閱讀

上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進(jìn)行了說明,本文對AXI4接口信號進(jìn)行說明:

1.全局信號

ACLK,ARESETn,AXI所有信號都在時鐘的上升沿采樣.

wKgZomRtts2AJysCAABCjYVvfew945.jpg

2.寫地址通道信號

AWID Master 寫地址ID。該信號是信號寫地址組的標(biāo)識標(biāo)簽

AWADDR Master 寫地址。寫地址給出寫突發(fā)事務(wù)中第一個傳輸?shù)牡刂贰?/p>

AWLEN Master爆發(fā)長度。突發(fā)長度給出了突發(fā)中傳輸?shù)拇_切數(shù)量。此信息確定與該地址關(guān)聯(lián)的數(shù)據(jù)傳輸數(shù)量。這在AXI3和AXI4之間發(fā)生變化。

AWSIZE Master 突發(fā)大小。這個信號表示脈沖中每個傳輸?shù)拇笮 ?/p>

AWBURST Master 爆發(fā)類型。突發(fā)類型和大小信息決定了如何計(jì)算突發(fā)中每個傳輸?shù)牡刂贰?/p>

AWLOCK Master 鎖類型。提供有關(guān)傳輸?shù)脑犹匦缘母郊有畔ⅰ_@在AXI3和AXI4之間發(fā)生變化。

AWCACHE Master內(nèi)存類型。這個信號表明事務(wù)如何在系統(tǒng)中進(jìn)行。

AWPROT Master 保護(hù)類型。該信號指示事務(wù)的權(quán)限和安全級別,以及該事務(wù)是數(shù)據(jù)訪問還是指令訪問。

AWQOS Master服務(wù)質(zhì)量,QoS。為每個寫事務(wù)發(fā)送的QoS標(biāo)識符。僅在AXI4中實(shí)現(xiàn)

AWREGION Master區(qū)域標(biāo)識符。允許從服務(wù)器上的一個物理接口用于多個邏輯接口。

僅在AXI4中實(shí)現(xiàn)。

AWUSER Master 用戶信號。可選寫地址通道中用戶自定義的信號。僅在AXI4中支持。

AWVALID Master寫地址有效。該信號表明通道正在發(fā)出有效的寫地址和控制信息。

AWREADY Slave 寫地址準(zhǔn)備就緒。這個信號表明從機(jī)已經(jīng)準(zhǔn)備好接受一個地址和相關(guān)的控制信號。

官網(wǎng)文檔如下:

wKgaomRtts2AIocGAAKET7sXIe8126.jpg

3.寫數(shù)據(jù)通道信號

WID Master寫ID標(biāo)簽。這個信號是寫入數(shù)據(jù)傳輸?shù)腎D標(biāo)記。僅在AXI3中支持。

WDATA Master寫數(shù)據(jù)。

WSTRB Master寫byte有效標(biāo)注。這個信號指示哪些字節(jié)通道保存有效數(shù)據(jù)。寫數(shù)據(jù)總線的每八位有一個寫標(biāo)志位。

WLAST Master最后寫。這個信號表示寫突發(fā)中的最后一次傳輸。

WUSER Master用戶信號。可選寫入數(shù)據(jù)通道中用戶自定義的信號。僅在AXI4中支持。

WVALID Master寫有效。此信號表示有效的寫數(shù)據(jù)和頻閃燈可用。

WREADY Slave 寫準(zhǔn)備就緒。這個信號表示從機(jī)可以接受寫數(shù)據(jù)。

wKgaomRtts2ANuDMAAHAFrZnQhs954.jpg

4.寫響應(yīng)通道信號

BID Slave響應(yīng)ID標(biāo)記。這個信號是寫響應(yīng)的ID標(biāo)記。

BRESP Slave 寫響應(yīng)信號。這個信號指示寫事務(wù)的狀態(tài)。

BUSER Slave用戶信號。可選寫響應(yīng)通道中用戶自定義的信號。僅在AXI4中支持。

BVALID Slave寫響應(yīng)有效。此信號表示通道正在發(fā)出有效的寫響應(yīng)信號。

BREADY Master響應(yīng)準(zhǔn)備就緒。這個信號表明主機(jī)可以接受寫響應(yīng)。

wKgaomRtts2APGIzAAFmF3MuzHs847.jpg

5.讀地址通道

和寫地址通道完全相同:

wKgZomRtts2ATfWCAAJgrKwJPOA270.jpg

6.讀數(shù)據(jù)通道信號

RID Slave讀ID標(biāo)簽。這個信號是從機(jī)產(chǎn)生的信號的讀數(shù)據(jù)組的標(biāo)識標(biāo)簽。

RDATA Slave讀數(shù)據(jù)。

RRESP Slave讀響應(yīng)。這個信號表示讀傳輸?shù)臓顟B(tài)。

RLAST Slave最后讀取。這個信號表示讀突發(fā)中的最后一次傳輸。

RUSER Slave從用戶信號。可選讀數(shù)據(jù)通道中用戶自定義的信號。僅在AXI4中支持。

RVALID Slave讀有效。該信號表示通道正在發(fā)送所需的讀取數(shù)據(jù)的信號。

RREADY Master讀準(zhǔn)備就緒。該信號表示主機(jī)可以接受讀取數(shù)據(jù)和響應(yīng)信息。

wKgZomRtts2AJ5ELAAEVH7Uc-VU488.jpg

7.低功耗接口信號

CSYSREQ Clock controller 系統(tǒng)退出低電狀態(tài)請求。這個信號是來自系統(tǒng)時鐘控制器的一個請求,要求外設(shè)退出低功耗狀態(tài)。

CSYSACK Peripheral device 退出低電狀態(tài)確認(rèn)。此信號是從外設(shè)到系統(tǒng)退出低功耗狀態(tài)請求的確認(rèn)。

CACTIVE Peripheral device 時鐘有效。這個信號表明外圍設(shè)備請求時鐘信號。

wKgZomRtts6AMYtGAAEWJW9XTbg066.jpg

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1626

    文章

    21678

    瀏覽量

    602034
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8526

    瀏覽量

    150862
  • 信號
    +關(guān)注

    關(guān)注

    11

    文章

    2781

    瀏覽量

    76649
  • 時鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1721

    瀏覽量

    131378
  • AXI4
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    8880
收藏 人收藏

    評論

    相關(guān)推薦

    看看在SpinalHDL中AXI4總線互聯(lián)IP的設(shè)計(jì)

    無論是做SOC設(shè)計(jì)還是FPGA設(shè)計(jì),AXI4總線是經(jīng)常提及的。關(guān)于AXI4總線關(guān)于什么是AXI4總線的定義,網(wǎng)絡(luò)上相關(guān)的文章不勝枚舉,也是無論是做F
    發(fā)表于 08-02 14:28

    SoC Designer AXI4協(xié)議包的用戶指南

    這是SoC Designer AXI4協(xié)議包的用戶指南。該協(xié)議包包含SoC Designer組件、探針和ARM AXI4協(xié)議的事務(wù)端口接口(
    發(fā)表于 08-10 06:30

    AMBA 4 AXI4AXI4-Lite和AXI4-流協(xié)議斷言用戶指南

    您可以將協(xié)議斷言與任何旨在實(shí)現(xiàn)AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI4流?
    發(fā)表于 08-10 06:39

    AXI4接口協(xié)議的基礎(chǔ)知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形。總體而言,
    的頭像 發(fā)表于 09-23 11:20 ?6028次閱讀
    <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>的基礎(chǔ)知識

    ZYNQ中DMA與AXI4總線

    ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯(lián)系這么密切?通過上面的介紹我們知道ZYNQ中基本是以AXI總線完成相關(guān)功能的: 圖4?34連接 PS 和 PL 的
    的頭像 發(fā)表于 11-02 11:27 ?4294次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI4</b>總線

    AXI3與AXI4寫響應(yīng)的依賴區(qū)別?

    上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認(rèn)AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢?
    的頭像 發(fā)表于 03-30 09:59 ?1047次閱讀

    AXI4協(xié)議五個不同通道的握手機(jī)制

    AXI4 協(xié)議定義了五個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機(jī)制
    的頭像 發(fā)表于 05-08 11:37 ?1193次閱讀
    <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b>五個不同通道的握手機(jī)制

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(一)

    AMBA AXI協(xié)議支持高性能、高頻系統(tǒng)設(shè)計(jì)。
    的頭像 發(fā)表于 05-24 15:05 ?1116次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b><b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>(一)

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(三)

    上文FPGA IP之AXI4協(xié)議1_信號說明把AXI協(xié)議5個通道的接口信息做了說明,本文對上文說的信號進(jìn)行詳細(xì)說明。
    的頭像 發(fā)表于 05-24 15:06 ?1089次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b><b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>(三)

    AXI4-Lite協(xié)議簡明學(xué)習(xí)筆記

    AXI4協(xié)議是ARM的AMBA總線協(xié)議重要部分,ARM介紹AXI4總線協(xié)議是一種性能高,帶寬高,延遲低的總線
    發(fā)表于 06-19 11:17 ?3478次閱讀
    <b class='flag-5'>AXI4</b>-Lite<b class='flag-5'>協(xié)議</b>簡明<b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>

    Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream】

    FPGA 應(yīng)用角度看看 AMBA 總線中的 AXI4 總線。
    發(fā)表于 06-21 15:21 ?2241次閱讀
    Xilinx <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b>總線(一)介紹【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI</b>-Stream】

    漫談AMBA總線-AXI4協(xié)議的基本介紹

    本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因?yàn)檫@個協(xié)議在SoC、IC設(shè)計(jì)中應(yīng)用比較廣泛。
    發(fā)表于 01-17 12:21 ?2186次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b>的基本介紹

    SoC設(shè)計(jì)中總線協(xié)議AXI4AXI3的主要區(qū)別詳解

    AXI4AXI3是高級擴(kuò)展接口(Advanced eXtensible Interface)的兩個不同版本,它們都是用于SoC(System on Chip)設(shè)計(jì)中的總線協(xié)議,用于處理器和其它外設(shè)之間的高速數(shù)據(jù)傳輸。
    的頭像 發(fā)表于 05-10 11:29 ?6137次閱讀
    SoC設(shè)計(jì)中總線<b class='flag-5'>協(xié)議</b><b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區(qū)別詳解

    Xilinx NVMe AXI4主機(jī)控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序
    的頭像 發(fā)表于 07-18 09:17 ?485次閱讀
    Xilinx NVMe <b class='flag-5'>AXI4</b>主機(jī)控制器,<b class='flag-5'>AXI4</b>接口高性能版本介紹

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導(dǎo)體產(chǎn)業(yè)首個符合 AXI4 標(biāo)準(zhǔn)的
    的頭像 發(fā)表于 10-28 10:46 ?169次閱讀
    AMBA <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>概述