精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA復位電路的實現方式

jf_78858299 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2023-05-25 15:50 ? 次閱讀

總計:

方式一:普通IO口加上按鍵復位電路和上電自動復位電路

方式二:nCONFIG引腳輸入信號作為系統復位

方式三:用其他MCU控制FPGA的上電復位,既可以將MCU的復位引腳和FPGA的復位引腳連在一起,也可以MCU單獨引腳復位引腳對FPGA進行控制。

總結與討論:

疑問:

總計:

有人說FPGA不需要上電復位電路,因為內部自帶上電復位信號。也有人說FPGA最好加一個上電復位電路,保證程序能夠正常地執行。不管是什么樣的結果,這里先把一些常用的FPGA復位電路例舉出來,以作公示。

方式一:普通IO口加上按鍵復位電路和上電自動復位電路

圖片

上圖是兩種復位方式的集合,可以實現上電復位和按鍵復位。電路圖中左半部分是實現按鍵復位的,右圖則是實現上電自動復位的。

按鍵復位: 默認狀態電路圖為高電平,當按鍵按下后,電路產生一個低電平的信號,即產生一個下降沿,這樣的話,就可以實現低電平的復位信號了。

上電自動復位:剛上電的時候,電容導通,復位RST引腳處為低電平,當電容充滿電后,RST引腳處就為高電平了。這樣也產生了低電平的復位信號。

只要將相應的引腳連接至復位引腳處,就能控制電路系統的復位了。

方式二:nCONFIG引腳輸入信號作為系統復位

參考cycloneIII的handbook,可以發現下面這樣一段話。現摘錄如下:

圖片

下面則是一個很常用的復位電路,正好使用到了這部分的復位電路。電路中既有系統復位的部分,又有按鍵復位的部分。

圖片

具體的介紹如下,系統復位方式采用的普通的按鍵復位電路實現。而用戶復位按鈕,則是對nCONFIG引腳的控制進行復位的,這個引腳連接的是DEV_CLKn引腳,而在上面的介紹中,我們可以看到nCONFIG至少保持低電平500ns以上,就可以實現對整個cycloneIII系列FPGA的重新復位。需要注意的是,這要求QuartusII的設置中不能講DEV_CLRn配置為普通引腳。

圖片

方式三:用其他MCU控制FPGA的上電復位,既可以將MCU的復位引腳和FPGA的復位引腳連在一起,也可以MCU單獨引腳復位引腳對FPGA進行控制。

MCU控制FPGA的復位可以在方式一和方式二的方式上進行實現。

例如在底板的STM32中添加按鍵復位,這個復位既連接了STM32本身的復位信號,又連接了FPGA相應的復位信號引腳,這樣的話,就可以達到STM32和FPGA同時復位的效果。當然你也可以使用上電自動復位電路進行實現。

還有一種方式就是,MCU引出一個引腳,控制這個引腳輸入低電平,延時一段時間后再重新拉高,這樣的話,就會產生一個上升沿的信號,同樣可以控制FPGA復位。

總結與討論:

總之,實現FPGA復位的方式有很多。可能不僅僅上面例舉的一些。而且,上面的實現方式,可能并不是最好的,僅僅作為一種參考。

下面進行一些討論。

FPGA在組合電路中是沒有時鐘信號的,這樣的話,也就不可能添加所謂的復位信號,復位信號應該不是必須的。

疑問:

cycloneIII系列程序的下載過程如下:

圖片

(1)首先注意的nCONFIG引腳,當其由低電平進入高電平時,程序進入配置過程。

在此過程中,nSTATUS引腳也由低置高,程序進入配置過程。

波形有從低電平到高電平的跳變過程,說明進入了配置過程。

(2)然后注意的引腳是CONFIG_DOWN引腳,當其由低電平進入高電平時,程序配

置完成,進入初始化,這部分才算程序下載完畢。

這樣的話,我是否可以使用CONFIG_DOWN引腳輸出,連接相應的復位RST引腳,遮樣的話,就可以自動的上電自動復位,而不用添加任何的輔助電路?

歡迎大家樓下一起交流

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1626

    文章

    21665

    瀏覽量

    601826
  • 復位電路
    +關注

    關注

    13

    文章

    322

    瀏覽量

    44536
  • 上電復位
    +關注

    關注

    1

    文章

    39

    瀏覽量

    15776
收藏 人收藏

    評論

    相關推薦

    fpga設計實戰:復位電路仿真設計

    最近看advanced fpga 以及fpga設計實戰演練中有講到復位電路的設計,才知道復位電路
    發表于 09-01 15:37 ?1694次閱讀
    <b class='flag-5'>fpga</b>設計實戰:<b class='flag-5'>復位</b><b class='flag-5'>電路</b>仿真設計

    FPGA中三種常用復位電路

    FPGA設計中,復位電路是非常重要的一部分,它能夠確保系統從初始狀態開始啟動并保證正確運行。本文將分別介紹FPGA中三種常用復位
    發表于 05-14 14:44 ?2517次閱讀
    <b class='flag-5'>FPGA</b>中三種常用<b class='flag-5'>復位</b><b class='flag-5'>電路</b>

    FPGA復位電路的設計

    復位電路本文節選自特權同學的圖書《FPGA設計實戰演練(邏輯篇)》配套例程下載鏈接:http://pan.baidu.com/s/1pJ5bCttFPGA器件在上電后都需要有一個確定的
    發表于 04-12 06:35

    FPGA設計中常用的復位設計

    確保系統復位的可靠性,有必要對FPGA復位的可靠性設計方法進行研究。1.復位設計方法分類復位的目的是在仿真時將設計強制定位在一個可知狀態,合
    發表于 06-30 07:00

    復位電路的相關資料分享

    。在數字電路設計中,設計人員一般把全局復位作為一個外部引腳來實現,在加電的時候初始化設計。全局復位引腳與任何其它輸入引腳類似,對 FPGA
    發表于 11-11 06:06

    FPGA的理想的復位方法和技巧

    FPGA設計中,復位起到的是同步信號的作用,能夠將所有的存儲元件設置成已知狀態。在數字電路設計中,設計人員一般把全局復位作為一個外部引腳來實現
    發表于 11-22 17:03 ?5622次閱讀
    <b class='flag-5'>FPGA</b>的理想的<b class='flag-5'>復位</b>方法和技巧

    FPGA怎么搭復位電路 fpga復位電路設計方案

    FPGA的可靠復位是保證系統能夠正常工作的必要條件,本文對FPGA設計中常用的復位設計方法進行了分類、分析和比較,并針對各種復位
    發表于 08-08 15:14 ?1w次閱讀

    FPGA設計實戰-復位電路仿真設計

    最近看 advanced fpga 以及 fpga 設計實戰演練中有講到復位電路的設計,才知道復位電路
    的頭像 發表于 10-30 12:17 ?501次閱讀

    實現FPGA實戰復位電路的設計和仿真

    最近看 advanced fpga 以及 fpga 設計實戰演練中有講到復位電路的設計,才知道復位電路
    發表于 12-22 12:54 ?13次下載
    <b class='flag-5'>實現</b><b class='flag-5'>FPGA</b>實戰<b class='flag-5'>復位</b><b class='flag-5'>電路</b>的設計和仿真

    簡述復位電路概述以及方式和目的

    是有的電路需要時鐘信號那樣,而有的電路是不需要復位信號的。復位又分為同步復位和異步復位,這兩種各
    的頭像 發表于 06-28 09:49 ?6688次閱讀

    硬件設計——外圍電路復位電路

    。在數字電路設計中,設計人員一般把全局復位作為一個外部引腳來實現,在加電的時候初始化設計。全局復位引腳與任何其它輸入引腳類似,對 FPGA
    發表于 11-06 09:20 ?20次下載
    硬件設計——外圍<b class='flag-5'>電路</b>(<b class='flag-5'>復位</b><b class='flag-5'>電路</b>)

    FPGA復位電路實現——以cycloneIII系列芯片為例

    有人說FPGA不需要上電復位電路,因為內部自帶上電復位信號。也有人說FPGA最好加一個上電復位
    的頭像 發表于 03-13 10:29 ?2817次閱讀

    FPGA同步復位和異步復位

    FPGA(Field-Programmable Gate Array,現場可編程門陣列)中的復位操作是設計過程中不可或缺的一環,它負責將電路恢復到初始狀態,以確保系統的正確啟動和穩定運行。在F
    的頭像 發表于 07-17 11:12 ?1330次閱讀

    復位電路的設計問題

    前言 最近看advanced fpga 以及fpga設計實戰演練中有講到復位電路的設計,才知道復位電路
    的頭像 發表于 11-15 11:13 ?98次閱讀
    <b class='flag-5'>復位</b><b class='flag-5'>電路</b>的設計問題

    FPGA復位的8種技巧

    FPGA 設計中,復位起到的是同步信號的作用,能夠將所有的存儲元件設置成已知狀態。在數字電路設計中,設計人員一般把全局復位作為一個外部引腳來實現
    的頭像 發表于 11-16 10:18 ?199次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>復位</b>的8種技巧