數(shù)據(jù)是推動(dòng)云/邊緣計(jì)算關(guān)鍵用例和人工智能進(jìn)步的新燃料。數(shù)據(jù)處理的各個(gè)方面（收集、存儲(chǔ)、移動(dòng)、處理和分散）都帶來了獨(dú)特的設(shè)計(jì)實(shí)現(xiàn)和驗(yàn)證挑戰(zhàn)。對(duì)異構(gòu)計(jì)算的需求使特定于應(yīng)用程序的加速器呈指數(shù)級(jí)增長，推動(dòng)行業(yè)提出高效數(shù)據(jù)處理和資源利用的解決方案。CXL 是一種處理器互連協(xié)議，旨在支持從 CPU 到工作負(fù)載加速器的高帶寬、低延遲接口，在異構(gòu)設(shè)備之間保持內(nèi)存一致性，同時(shí)滿足用戶的安全需求。

圍繞 CXL 系統(tǒng)的驗(yàn)證和確認(rèn)挑戰(zhàn)

CXL 標(biāo)準(zhǔn)混合了外設(shè)互連、內(nèi)存、一致性和安全域。以下是驗(yàn)證 CXL 系統(tǒng)時(shí)要考慮的要點(diǎn)。

需要系統(tǒng)級(jí)合規(guī)性 – 由于它是一個(gè)新興標(biāo)準(zhǔn)，具有來自多個(gè)供應(yīng)商的異構(gòu)組件，因此必須遵守所有系統(tǒng)組件才能使設(shè)置正常運(yùn)行。

硅前的系統(tǒng)級(jí)覆蓋 – CXL 重用具有特殊處理（CXL 緩存/內(nèi)存語義）的 Gen5 基礎(chǔ)架構(gòu)，用于 CPU-設(shè)備對(duì)的上游-下游內(nèi)存訪問，從而需要涵蓋系統(tǒng)設(shè)置中的實(shí)際內(nèi)存一致性方案。

硅后驗(yàn)證左移 – 準(zhǔn)備在硅后生產(chǎn)有限的主板和硬件設(shè)備，縮小了硅后驗(yàn)證的范圍。早期使用真實(shí)硬件設(shè)備的硅前到硅后理智對(duì)于避免硅重新旋轉(zhuǎn)至關(guān)重要

新思科技優(yōu)勢

領(lǐng)域?qū)I(yè)知識(shí)的融合是實(shí)現(xiàn) CXL 系統(tǒng)的關(guān)鍵，Synopsys 利用數(shù)十年的專業(yè)知識(shí)為其用戶提供全面的產(chǎn)品，支持開發(fā)基于 CXL 的設(shè)計(jì)。Synopsys 的 CXL 協(xié)議連續(xù)體是一個(gè)全面而完整的解決方案，涵蓋架構(gòu)探索、系統(tǒng)設(shè)計(jì)和實(shí)施、功能驗(yàn)證和加速、軟件開發(fā)、系統(tǒng)驗(yàn)證、合規(guī)性測試和完整系統(tǒng)的互操作性。

Synopsys 積極參與 CXL 聯(lián)盟，并且一直是推動(dòng)采用、貢獻(xiàn) CXL 標(biāo)準(zhǔn)以實(shí)現(xiàn)各種基于系統(tǒng)的應(yīng)用程序以及在我們的連續(xù)統(tǒng)一體解決方案上對(duì)最新的 CXL-CV 合規(guī)性測試進(jìn)行早期測試的主要合作伙伴。Synopsys 是 DesignWare CXL IP 和 PHY 的領(lǐng)先提供商，包括符合定義的 CXL 2.0 IDE 規(guī)范的 CXL 2.0 完整性和數(shù)據(jù)加密 （IDE） 安全 IP 模塊。

我們?cè)趨f(xié)議驗(yàn)證解決方案中的產(chǎn)品與其他 Synopsys 驗(yàn)證技術(shù)原生集成，包括使用威爾第進(jìn)行全面調(diào)試、使用 VC 執(zhí)行管理器（“ExecMan”）進(jìn)行回歸管理和自動(dòng)化。

審核編輯：郭婷