精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

跳過DDR VIP模型的初始化

星星科技指導員 ? 來源:synopsys ? 作者:Nasib Naser ? 2023-05-26 18:02 ? 次閱讀

在博客 DDR VIP 模型的無縫快速初始化中,我們討論了內存 VIP 模擬可以選擇快速完成重置和初始化過程并進入空閑狀態并開始讀取和寫入內存位置的重要性。我們提出了一種方法來實現這一點,即在完成重置和初始化所需的所有JEDEC標準步驟時縮小所需的時序。

在這篇博客中,我們將討論 Synopsys Memory VIP 如何允許完全跳過初始化,同時保持模型的正確行為。

使用 Synopsys 內存 VIP 的 Skip 初始化功能可確保模型處于空閑狀態,從而繞過重置過程的要求。在該狀態下,VIP 已準備好接受 REF、MRSACT 等命令。允許的命令如圖 1 – DDR3 SDRAM JEDEC 標準 JESD79-3F 狀態圖和圖 2 – DDR4 SDRAM JEDEC 標準 JESD79-4 狀態圖所示。

pYYBAGRweMCAKkQCAAEkWga73sc970.png

圖 1 – DDR3 SDRAM JEDEC 標準 JESD79-3F 狀態圖

pYYBAGRweMSAXJgWAAFNqzZamCA386.png

圖 2 – DDR4 SDRAM JEDEC 標準 JESD79-4 狀態圖

跳過初始化功能適用于 DDR3、DDR4。應該注意的是,使用skip init在后門設置后重置將清除所有設置并設置回默認值。

對于離散設備,我們可以使用以下方法將VIP設置為跳過初始化模式:

// dram_cfg is handle of class svt_ddr_confitugation
dram_cfg.skip_init = 1

對于 DIMM 設備,我們可以使用以下步驟將 VIP 設置為跳過 DIMM 型號上的初始化序列:

// dimm_cfg is handle of svt_ddr_dimm_configuration and
// configuring the skip_init setting for individual DRAM
// configurations with DIMM structure
foreach(dimm_cfg.data_lane_cfg[i]) begin
foreach(dimm_cfg.data_lane_cfg[i].rank_cfg[j]) begin
dimm_cfg.data_lane_cfg[i].rank_cfg[j].skip_init = 1;
end
end
// Skip initialization setting for RCD component within an
// RDIMM and LRDIMM
dimm_cfg.ca_buffer_cfg.skip_init = 1;

在通過config_db機制傳遞配置對象之前,應在構建階段完成離散和 DIMM 型號的跳過初始化設置。

此外,這些設置可以在構建階段之后完成,但用戶必須調用 reconfigure() 方法來更新模型中的設置。這必須在接口上執行任何命令之前完成。

以下是 reconfigure() 方法調用的語法:

// For Discrete Device Model
env.mem_agent.reconfigure(dram_cfg);
// For DIMM Model
env.dimm_env.reconfigure(dimm_cfg);

在隨后的博客中,我們將討論如何使用前門和后門訪問設置模式寄存器

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5325

    瀏覽量

    120052
  • DDR4
    +關注

    關注

    12

    文章

    320

    瀏覽量

    40699
  • Ref
    Ref
    +關注

    關注

    0

    文章

    19

    瀏覽量

    27883
收藏 人收藏

    評論

    相關推薦

    DDR3初始化問題

    成800MHz的時候DDR出現錯誤,我在程序和表格中都對頻率做了修改。 對于DDR3的初始化和配置還是了解的不夠,還望有人能夠指教一下。
    發表于 06-21 12:48

    6657的DDR3初始化不成功

    最近我在調試自制6657板子的DDR3初始化,發現一個很奇怪的現象,百思不得其解,我分別用GEL和KEYSTONE DDR3 INIT 在6657EVM開發板上做DDR3
    發表于 01-08 10:19

    如何從.mem文件初始化加密的ddr4內存模型

    大家好,有誰知道如何從.mem文件初始化加密的ddr4內存模型?在參考fromxapp1180項目時,發現使用以下命令初始化ddr3內存:
    發表于 05-11 09:17

    初始化封裝

    初始化封裝您可以在 Mask Editor 的 Initialization 窗格中添加 MATLAB? 代碼以初始化封裝模塊。Simulink? 將執行這些初始化命令以便在關鍵時刻(如模型
    發表于 08-27 07:17

    手機模塊初始化向導

    手機模塊初始化向導:為了剛好的對手機模塊進行初始化,所以把最基本的向導寫下來.本向導適用于本公司的西門子TC35I和華為GT9000模塊。一、在初始化手機模塊前,請先確定DT
    發表于 09-18 09:41 ?17次下載

    RDA1846S初始化設置

    RDA1846S初始化設置RDA1846S初始化設置RDA1846S初始化設置
    發表于 01-15 17:08 ?0次下載

    UCOS_III_配置與初始化

    UCOS_III_配置與初始化
    發表于 12-20 22:53 ?5次下載

    HX711初始化程序

    這是HX711的初始化程序
    發表于 02-08 01:51 ?89次下載

    ds1302時鐘芯片初始化,自動決定DS1302是否需要初始化程序

    ds1302芯片時鐘芯片大家都在問到底需要不需要初始化?這篇文章將會給大家一個程序,可以自動決定DS1302是否需要初始化
    發表于 10-19 19:19 ?8489次閱讀

    如何讓KeyStone DDR3接口初始化的詳細資料概述

    只要遵循適當的步驟,對KeyStone DSPs的DDR3 DRAM控制器的初始化是直接的。然而,如果省略了某些步驟,或者如果以錯誤的順序執行一些序列敏感的步驟,DDR3操作將是不可預測的。
    發表于 04-28 11:09 ?10次下載
    如何讓KeyStone <b class='flag-5'>DDR</b>3接口<b class='flag-5'>初始化</b>的詳細資料概述

    8253初始化程序分享_8253應用案例

    本文首先介紹了8253概念及8253各通道的工作方式,其次詳細介紹了8253初始化要求及編程,最后用一個例子介紹了8253的初始化程序。
    發表于 05-23 15:52 ?2.2w次閱讀
    8253<b class='flag-5'>初始化</b>程序分享_8253應用案例

    在51平臺下初始化文件的引入導致全局變量無法初始化的問題如何解決

    本文檔的主要內容詳細介紹的是在51平臺下初始化文件的引入導致全局變量無法初始化的問題如何解決。
    發表于 08-20 17:31 ?0次下載
    在51平臺下<b class='flag-5'>初始化</b>文件的引入導致全局變量無法<b class='flag-5'>初始化</b>的問題如何解決

    C++之初始化列表學習的總結

    類中可以使用初始化列表對成員進行初始化
    的頭像 發表于 12-24 17:39 ?819次閱讀

    DDR VIP模型的無縫快速初始化

    DDR 驗證是任何 SoC 中最關鍵和最復雜的任務之一,因為它涉及位于 DUT 內部的控制器和位于板載 DUT 外部的外部 DDR 存儲器。在這里,我們將討論 DDR VIP
    的頭像 發表于 05-29 09:10 ?1399次閱讀
    <b class='flag-5'>DDR</b> <b class='flag-5'>VIP</b><b class='flag-5'>模型</b>的無縫快速<b class='flag-5'>初始化</b>

    DDR4-初始化、訓練和校準

    上電與初始化是由一系列精心設計的步驟組成的序列(sequence)。一般來說,在系統上電之后,ASIC/FPGA/處理器中的 DDR 控制器會被從復位狀態中釋放,自動執行上電與初始化序列。下文中列舉了一個超簡化的控制器所做的工作
    的頭像 發表于 07-03 11:48 ?6608次閱讀
    <b class='flag-5'>DDR</b>4-<b class='flag-5'>初始化</b>、訓練和校準