精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

跨時鐘域知識點梳理

Hack電子 ? 來源:IC打工魂 ? 2023-05-29 10:42 ? 次閱讀

隨著實習面試的臨近、秋招的逐步靠近,愈發(fā)覺得知識需要成系統(tǒng),讓它們串接起來。不然,太容易忘了

1、單比特信號

1.1電平同步

當我們需要在兩個時鐘域間傳輸一個電平信號,這里的電平信號表示信號能夠維持一定的時間(如在原時鐘域內(nèi)至少維持兩個周期),可以采用兩個觸發(fā)器打拍。

類似下面這種,持續(xù)一定時間,能在亞穩(wěn)態(tài)穩(wěn)定后采樣到穩(wěn)定的值,即第一個周期可能同步失敗,但第二個周期有機會采樣穩(wěn)定的值,不發(fā)生亞穩(wěn)態(tài)

wKgaomR0EVyAP5R_AAHWq4uaNko452.png

1.2、脈沖同步

當信號在發(fā)送端時鐘域內(nèi)只能持續(xù)一個周期時,可以稱為脈沖信號。要注意的是,發(fā)送的是脈沖,收到的也應該是脈沖。

為了讓脈沖能夠被接收端采樣,可以將脈沖信號在發(fā)送時鐘域內(nèi)變成電平信號。即采樣到in_pulse為1,則翻轉Q,將脈沖變成邊沿。

只要脈沖有足夠的間隔,就能保證接收端能夠邊沿檢測,從而輸出一個接收時鐘周期的脈沖

wKgaomR0EVyANaeOAAAitsrSYDk246.png

1.3 握手

很顯然,上面兩種方式不存在接收方對發(fā)送方的反饋。

也可以使用握手協(xié)議,確保一筆一筆的完成傳輸,只有完成一筆傳輸,才會改變數(shù)據(jù)。

見:握手信號傳輸跨時鐘域數(shù)據(jù)

wKgZomR0EVyAYiCkAACQWJ5j4q8062.png

1.4 展寬

當信號寬度不夠,可以使用展寬的方法,如在發(fā)送域打拍,然后取或

wKgZomR0EVyAUYb_AADInV57AzU035.png

2、多bit

2.1 異步FIFO

使用異步FIFO傳輸數(shù)據(jù)--格雷碼計數(shù)器實現(xiàn)

使用異步FIFO傳輸數(shù)據(jù)--對以前的強烈批判

2.2 多路復用

DMUX數(shù)據(jù)有效會搭配一個標志信號data_ready,對標志信號進行同步,將同步后的標志信號作為MUX的選通信號。

在發(fā)送時鐘域內(nèi),標志信號和數(shù)據(jù)是同步的,在同步器內(nèi),標志信號同步有延遲。這樣即使數(shù)據(jù)和標志信號在接收時鐘上升沿附近變化,data_ready可能發(fā)生亞穩(wěn)態(tài),亞穩(wěn)態(tài)結束后,同步后的標志信號可以正常工作。而數(shù)據(jù)在這些延遲內(nèi),能夠達到穩(wěn)定,即接收方采樣的data是不變的,當然不會違反建立保持時間

這要求當data_ready=1時,data要保持

wKgZomR0EVyADD-TAACDdrvRnq0475.png

換種方式,我們可以將標志信號作為于觸發(fā)器使能端。道理是類似的,en=0,并不會使能觸發(fā)器的采樣

wKgaomR0EVyAfABZAABDAgXl6Ww033.png

2.3 握手

和單bit類似,協(xié)議讓數(shù)據(jù)維持足夠的時間

wKgZomR0EV2Aetj-AAPF2tH_Qqc794.png

2.4 雙口RAM

雙口RAM可以同時讀寫

wKgaomR0EV2AVo1MAADYe3Jnstc366.png

增加讀寫控制邏輯,很像異步FIFO,不多說

wKgaomR0EV2AMRkbAAD9jr7J1bU223.png

3、收斂

當出現(xiàn)信號的合流時,如下圖所示,dataa和datab將經(jīng)過組合邏輯變成1bit。由于組合邏輯的延遲不同,可能出現(xiàn)毛刺,可能傳輸?shù)藉e誤的信號,

wKgaomR0EV2AchJTAAA45ryQWd0082.png

解決辦法就是發(fā)送方再打拍

wKgZomR0EV2ACzM5AABVkwmJn94577.png

還要注意的是,兩級同步后,也應該避免多比特使用組合邏輯,原因在于亞穩(wěn)態(tài)恢復的數(shù)據(jù)不確定

wKgaomR0EV2AaRThAACZwKaxerk093.png

4、發(fā)散

當信號要作用于接收方的不同邏輯時,即有多個扇出,由于傳播延時和不同的亞穩(wěn)態(tài)解決時間meta-stable settling time,輸出也可能不同。

因此只能先同步然后使用,避免分別同步使用

wKgZomR0EV2AAXG5AADGIK_Q7Z0804.png

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 脈沖
    +關注

    關注

    20

    文章

    884

    瀏覽量

    95539
  • fifo
    +關注

    關注

    3

    文章

    387

    瀏覽量

    43551
  • 信號
    +關注

    關注

    11

    文章

    2780

    瀏覽量

    76629
  • Mux
    Mux
    +關注

    關注

    0

    文章

    38

    瀏覽量

    23352
  • 時鐘域
    +關注

    關注

    0

    文章

    52

    瀏覽量

    9529

原文標題:跨時鐘域梳理

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    vivado約束案例:時鐘路徑分析報告

    時鐘路徑分析報告分析從一個時鐘(源時鐘)跨越到另一個
    的頭像 發(fā)表于 11-27 11:11 ?5829次閱讀
    vivado約束案例:<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>路徑分析報告

    時鐘控制信號傳輸設計方案

    1、時鐘與亞穩(wěn)態(tài) 時鐘通俗地講,就是模塊之間有數(shù)據(jù)交互,但是模塊用的不是同一個
    發(fā)表于 10-16 15:47 ?1139次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>控制信號傳輸設計方案

    關于時鐘信號的處理方法

    我在知乎看到了多bit信號時鐘的問題,于是整理了一下自己對于時鐘信號的處理方法。
    的頭像 發(fā)表于 10-09 10:44 ?5991次閱讀

    FPGA時鐘處理的注意事項

    時鐘之間不能存在組合邏輯。 時鐘本身就容易產(chǎn)生亞穩(wěn)態(tài),如果在
    發(fā)表于 05-24 15:11 ?987次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理的注意事項

    關于cdc時鐘處理的知識點,不看肯定后悔

    關于cdc時鐘處理的知識點,不看肯定后悔
    發(fā)表于 06-21 07:44

    關于RTC時鐘知識點

    在做智能手環(huán)時候使用到了關于RTC時鐘的,今天我們來復習一下關于他的知識點。文章中我是參考的有STM32f411的中文參考手冊,需要的話我會上傳這個pdf版。實時時鐘(RTC)養(yǎng)成查資料的好習慣
    發(fā)表于 08-11 08:27

    STM32時鐘樹的基礎知識點匯總,絕對實用

    STM32時鐘樹的基礎知識點匯總,絕對實用
    發(fā)表于 02-14 07:49

    PWM知識點詳解

    PWM知識點
    發(fā)表于 03-16 08:00 ?44次下載

    cdc路徑方案幫您解決時鐘難題

    這一章介紹一下CDC也就是時鐘可能存在的一些問題以及基本的時鐘處理方法。
    的頭像 發(fā)表于 11-30 06:29 ?7143次閱讀
    cdc路徑方案幫您解決<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>難題

    關于FPGA中時鐘的問題分析

    時鐘問題(CDC,Clock Domain Crossing )是多時鐘設計中的常見現(xiàn)象。在FPGA領域,互動的異步時鐘
    發(fā)表于 08-19 14:52 ?3318次閱讀

    關于時鐘的詳細解答

    每一個做數(shù)字邏輯的都繞不開時鐘處理,談一談SpinalHDL里用于時鐘處理的一些手段方法
    的頭像 發(fā)表于 04-27 10:52 ?4231次閱讀
    關于<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>的詳細解答

    時鐘電路設計總結

    時鐘操作包括同步時鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?708次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>電路設計總結

    FPGA時鐘處理方法(一)

    時鐘是FPGA設計中最容易出錯的設計模塊,而且一旦時鐘出現(xiàn)問題,定位排查會非常困難,因為
    的頭像 發(fā)表于 05-25 15:06 ?1928次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理方法(一)

    FPGA時鐘處理方法(二)

    上一篇文章已經(jīng)講過了單bit時鐘的處理方法,這次解說一下多bit的時鐘方法。
    的頭像 發(fā)表于 05-25 15:07 ?989次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理方法(二)

    如何處理時鐘這些基礎問題

    對于數(shù)字設計人員來講,只要信號從一個時鐘跨越到另一個時鐘,那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“時鐘
    發(fā)表于 01-08 09:39 ?585次閱讀
    如何處理<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>這些基礎問題