本文提供了用于選擇電壓輸出DAC最佳串聯基準電壓源的深入分析、程序和選擇表。它涵蓋了所有重要參數，例如：輸入電源電壓、基準輸出電壓、初始精度、線路和負載調整率、穩定性和噪聲。此外，還給出了四個常見的設計示例。

在設計包含數模轉換器（DAC）和外部基準電壓源的系統時，基準電壓源規格與DAC本身的規格同樣重要。本文探討了為電壓輸出DAC選擇外部三端串聯基準電壓源所涉及的一些問題。DAC系統設計示例用于說明在優化成本、精度或功耗時的各種權衡。

關于基準電壓源的幾句話

本文主要關注Maxim的三端串聯帶隙基準電壓源，但也討論了埋極齊納基準。不包括雙端子并聯基準電壓源，因為三端子串聯器件現在以具有競爭力的價格提供，并且具有相對于輸入電壓幾乎恒定的低靜態電流。

MAX6006-MAX6009雙端并聯基準系列值得考慮用于超低功耗應用，因為它們可以產生1.25V、2.048V、2.5V或3V，工作電流僅為1μA。 Maxim還提供一系列低成本、行業標準的LM4040并聯基準。

基于齊納基準電壓源的基準電壓源經過光處理，主要是因為它們具有高輸入電壓要求（這限制了它們在電源電壓較低的系統中的適用性）。盡管重點縮小，但本文中涵蓋的許多主題適用于其他參考類型。例如，由偏置電流變化引起的并聯基準電壓源上的基準電壓變化類似于串聯基準電壓源的負載調節，并且可以用類似的方式分析對DAC性能的影響。

圖1所示為典型設計的三端串聯電壓基準（MAX6325）和DAC（MAX5170）之間的連接。在這種情況下，基準電壓源和DAC之間顯示了一個外部電容，但如果空間有限，并且DAC沒有快速電源或輸出瞬態開關，則通常可以省去該電容。該圖還顯示了電源濾波輸入電容器和寬帶降噪電容器，但這兩個電容器也是可選的。最后，MAX6325電壓基準具有TRIM引腳，允許用戶選擇使用外部電位器消除初始誤差。

圖1.連接一個三端串聯基準電壓源和一個DAC。

基準電壓規格的定義

除了成本和封裝之外，關于基準電壓源選擇的討論中還將涵蓋幾種（但不是全部）規格。這些規范在本文末尾列出的參考文獻中有詳細描述，因此這里僅簡要總結它們。以下是規范的定義：

輸入電源電壓：基準電壓源的電源輸入電壓。上端受用于基準電壓源的硅工藝的限制，底端受基準輸出和壓差限制：

VIN(MIN) = VREF + VDROPOUT

基準輸出電壓：

DAC基準輸入端使用的穩壓。

初始精度：精度用詞不當，因為它實際上代表了初始輸出電壓誤差。在 25°C 時以 % 或 mV 為單位。 一些固定電壓和任何可調基準電壓源都可以調整以提高精度。

基準輸出電流：基準電壓源可源向DAC基準輸入端的可用負載電流。本文中介紹的所有參考資料也可以吸收電流，但不能吸收電流。

基準負載調整率： 參考輸出電壓的增量變化，用于參考輸出電流的直流變化。以μV/μA或等效的mV/mA、mV（在整個輸出電流范圍內）、ppm/mA或%/mA為單位。

輸入線路調節：輸入電源電壓直流變化時基準輸出電壓的增量變化。規格單位為μV/V。

輸出電壓溫度系數（溫度系數）：給定溫度變化時基準輸出電壓的變化。以ppm/°C為單位。 Maxim采用盒式方法，其中最大基準輸出分數電壓變化除以最大工作溫度范圍：

TCVOUT = 106 ×| ΔVREF(max)/ VREF | / (TMAX-TMIN)

輸出電壓溫度遲滯：

溫度循環后+25°C時基準輸出電壓的變化（T最低到 T。.MAX） 應用。指定為以 ppm 表示的電壓比。

TEMPHYST = 106 × | ΔVREF / VREF |, where ΔVREF = VREF before ΔT cycle minus VREF after ΔT cycle.

輸出電壓長期穩定性：

基準輸出電壓隨時間的變化。以 ppm/1000 小時為單位指定。超過1000小時間隔的累積漂移沒有指定，但它通常遠低于初始漂移，初始漂移本身可以通過PCB級老化來改善。

輸出噪聲電壓：基準輸出端的電壓噪聲。在1.0Hz至1Hz帶寬范圍內，10/f分量以μVp-p為單位，寬帶噪聲通常以μV為單位有效值在 10Hz 至 10kHz 帶寬范圍內。

容性負載穩定性范圍：基準電壓源在其輸出端可以承受的容性負載范圍（包括用戶提供的電容、負載提供的電容和雜散電容）。外部電容器僅用于限制大負載或電源瞬變，并且可以在許多設計中省去以節省電路板空間。一些基準具有引腳，可以增加補償電容（MAX872）或降噪電容（MAX6325）以提高性能。

DAC 注意事項

本文僅討論緩沖電壓輸出DAC，因為這種架構更容易說明關鍵點。電流輸出DAC通常用于乘法配置（MDAC）以提供可變增益，并且通常需要外部運算放大器來產生電壓輸出。

本文考慮的所有Maxim電壓輸出DAC均采用反相R-2R架構。從基準電壓的角度來看，這種DAC架構的主要特性是DAC基準輸入電阻與DAC代碼的變化。必須注意確保基準電壓源能夠在DAC的最小基準輸入電阻下提供足夠的電流，并在DAC代碼變化時具有足夠的負載調節。圖4顯示了一個2位示例及其歸一化基準輸入電流。請注意，DAC代碼0處的基準電流未顯示在圖中，因為連接到基準的所有開關都開路，幾乎沒有基準電流流動。另外兩個對基準電壓選擇很重要的DAC規格是基準輸入電壓范圍和DAC輸出增益。

圖2.反相 R-2R 架構和基準輸入電流變化（4 位）。

輸出誤差和精度定義

我們將輸出誤差定義為與理想輸出電壓的偏差，該電壓源將由完美基準電壓源和DAC提供。需要注意的是，本文將討論絕對精度，這意味著所有內容都以理想的DAC輸出電壓范圍為參考。例如，12位DAC代碼4095應產生4.095V的輸出，基準電壓為4.096V;任何與此的偏差都是錯誤。這與相對精度形成鮮明對比，在相對精度中，滿量程輸出更多地由應用而不是絕對電壓決定。例如，在比例式系統中，ADC和具有相同分辨率的DAC共享一個基準電壓源，只要DAC輸出和ADC輸入電壓對于給定的數字代碼幾乎相同，實際基準電壓是多少可能無關緊要（在合理范圍內）。

輸出誤差通常指定為單側值（以DAC分辨率下的LSB為單位），但實際上意味著雙面誤差（圖3）。例如，具有12.4V輸出范圍的096位DAC的理想LSB步長為4.096V/4096 = 1mV。如果本例中指定的輸出誤差為4位分辨率下的12LSB，則意味著任何代碼的DAC輸出都可能比理想值±4LSB（或±4mV）。我們根據我們有多少實際位來定義精度，以達到所需的輸出電壓，誤差最多為1LSB：

精度 = DAC 分辨率 - 對數2（錯誤）

在我們的示例中，我們實際上有 10 位（12 - log2（4））的精度，因為我們只能在任何給定的理想DAC輸出值的1位分辨率（±10mV = ±4/4 = ±4096/1）下達到1024LSB以內。

圖3.DAC傳遞函數和輸出誤差（假設為零偏移）。

有幾個源會導致輸出誤差，但有些源（如DAC失調）被忽略，因為它們與基準電壓選擇過程無關。考慮的基準電壓源誤差源包括初始誤差、溫度系數、溫度遲滯、長期穩定性、負載和線路調整率以及輸出噪聲。DAC誤差源包括INL、增益誤差、增益-誤差溫度系數和輸出噪聲。

雖然目標誤差適用于整個DAC碼范圍，但上述大多數誤差源都會產生有效的增益-誤差變化，在傳遞函數的滿量程（最高DAC碼）附近最大（圖3）。增益誤差隨著DAC碼值的減小而減小;這些誤差在中間量程時減半，在代碼零附近幾乎消失，其中偏移誤差占主導地位。誤差源不完全影響增益誤差，而是同樣適用于大多數DAC代碼范圍，包括DAC INL和輸出噪聲。

INL通常使用以下兩種方法之一進行定義：絕對線性度或終點線性度。絕對線性度將DAC線性度與理想的傳遞函數線性度進行比較。端點線性使用兩個測量的端點來定義線性（在這些點之間繪制一條直線），并將所有其他點與此線進行比較。無論哪種情況，INL都應包括在誤差分析中。在后一種情況下，DAC INL誤差在端點處為零，但可以在這些值內的DAC碼字處出現。例如，對于在12V和0.4V（滿量程）端點之間定義INL的095位DAC，INL規范適用于接近0和4095的DAC代碼。為了計算最大誤差，將DAC的INL和噪聲引起的輸出誤差與前面提到的增益誤差相加是合理的，這些誤差在代碼4095附近最為嚴重。

數字轉換器設計示例

為了說明DAC基準電壓源選擇所涉及的步驟，我們創建了一些設計示例，以涵蓋一系列應用（表1）。這些示例僅包含 10 位、12 位和 14 位 DAC 設計，因為它們最具啟發性。設計步驟按設計示例分為各個部分（請參閱設計 A、設計 B 等）。

表 1.DAC 設計示例的要求

第1步：電壓范圍和基準電壓測定

為 DAC 應用選擇基準電壓源時，首先要考慮的是評估電源電壓和 DAC 輸出電壓范圍（表 2）。為了簡化上述設計示例，已經選擇了DAC，因此它們的輸出增益不是我們在實際設計中需要權衡的變量。

表 2.DAC設計示例的電壓相關參數

*為每個設計示例選擇基準電壓和DAC增益

設計A：低成本，精度松散

以設計A為例，VDD為5V，輸出范圍為0-2.5V，因此采用2.5V基準，MAX5304力/檢測輸出設置為單位增益（OUT和FB引腳短路）。較低的基準電壓源可以與較高的外部設置增益一起使用，但我們選擇為這種低成本設計節省兩個電阻。

設計B：高絕對精度和精密度

設計B示例選擇2.5V基準，因為MAX5170增益固定在1.638，最終輸出電壓范圍為0-4.096V。如果設計B需要較低的基準電壓，可以使用MAX5171 DAC，其輸出力/檢測增益可通過外部電阻設置為高于1.638，如圖4所示。請注意，最小VDD電平為4.95V，因此我們可以使用的最高基準電壓為4.95V - 1.4V = 3.55V，因為DAC基準輸入限制為（VDD - 1.4V）*。

*此限制適用于本文中提到的所有 DAC。

圖4.設計 B 基準選項：（a） 2.5V（選任）、（b） 2.048V、（c） 1.25V。

設計 C：一次性校準，低漂移

在Design-C示例中，MAX5154的固定增益為2，因此2.048V基準在滿量程時提供4.096V標稱輸出。該電壓必須超過我們的4.000V設計要求，以便我們可以使用增益校準將電壓縮小到0V至4V范圍。如果使用MAX5156力/檢測DAC，該設計還具有其他基準電壓選項。請注意，基準輸入上限電壓為4.75V - 1.4V = 3.35V。

設計 D：低電壓、電池供電、中等精度

在設計D示例中，最小VDD為2.7V，因此可以使用的最大基準電壓為2.7V - 1.4V = 1.3V。本例中，1.25V基準滿足0V至2.048V輸出范圍，MAX5176增益為1.638。重要的是，最差情況下的基準電壓（包括所有誤差項）應保持在1.3V以下，否則將超過DAC基準輸入電壓的規格。

計算了每個設計示例的近似壓差（表2）。所有這些電壓均遠高于Maxim基準電壓源的典型200mV（或更低）壓差。由于大多數Maxim DAC的基準電壓上限限制為VDD - 1.4V，因此，如果DAC和基準電壓源使用相同的正電源軌，則這些設計通常可以忽略壓差。壓差是近似值，因為它們是在沒有任何誤差項（如初始精度）的情況下計算的，但與典型的壓差電壓相比，這些誤差很小，可以忽略不計。

第2步：初始基準電壓器件選擇標準

在為每種設計選擇最佳基準時，需要考慮許多因素。為了使程序易于管理，將根據上述確定的基準電壓、所需初始精度的估計值、近似的溫度系數以及所選DAC所需的參考輸出電流來識別候選器件（表3）。其他因素，如成本、靜態電流、封裝和對其余規格的快速瀏覽，將用于為每個設計選擇特定的初始器件。其余規格將在下一節（步驟3）中進行分析，以確定器件是否滿足整體精度要求。

表 3.初始設備選擇注意事項

*每個設計示例的初始參考選擇

設計A：低成本，精度松散

乍一看，MAX6002（0.39美元/2500個）似乎是設計A的不二之選，因為A要求低成本和相當寬松的精度。但進一步觀察會發現，MAX6002不是一個好的選擇。其組合初始精度（1%，10位時為~10LSB）和溫度系數誤差（70°C × 100ppm/°C = 7000ppm ~ 7LSB（10位時）已經違反了設計A的總體精度要求（17LSB在16位時超過10LSB的設計要求），即使不包括其他誤差項，如負載調整率、噪聲等。MAX6125的精度為1%，其50ppm/°C的溫度系數使我們處于設計A誤差限值（~13.5LSB）之內，但其成本（0.95美元/1000個）對于本應用來說太高了。

MAX6002可用于精度要求進一步放寬或采用某種校準方案的情況，而更昂貴的MAX6125可能可以毫不妥協地滿足要求。假設精度要求很高，本例說明了DAC設計基準選擇的關鍵權衡：初始元件成本（MAX6125）與校準成本（MAX6002）。

對Maxim基準電壓源選擇表的進一步研究揭示了設計A的更好選擇。如果將總誤差的一半（8位~10.0%時為8LSB）任意分配給初始精度，將一半分配給溫度系數（0.8% = 8000ppm/70°C = 114ppm/°C），MAX6102（0.55美元/2500個，初始精度0.4%，75ppm/°C）表面是最佳選擇。MAX6102可為負載提供5mA電流，因此能夠驅動MAX5304 DAC的基準輸入（2.5V/18 kΩ ~ 140μA最大值）。如果在分析其它誤差項時排除了MAX6102，則可以重新考慮MAX6125作為備用替代方案。

設計B：高絕對精度和精密度

由于設計B具有如此具有挑戰性的精度要求，MAX6225和MAX6325埋入式齊納基準是最初的候選選擇，因為它們具有如此低的溫度系數、出色的長期穩定性和低噪聲。這些器件還具有非常好的初始精度，但對于設計B來說，這是一個沒有實際意義的規格，因為DAC和基準電壓源引起的增益誤差被校準出來。MAX6225和MAX6335提供15mA電流，因此驅動MAX5170 DAC基準輸入（最大2.5V/18k ~ 140μA）不是問題。之所以選擇MAX6325，是因為它具有唯一的溫度系數（70°C × 1ppm/°C = 70ppm最大值），低于122ppm的總體精度要求（2LSB @ 14位= 2/214= 2/16384 = 1.22 × 10-4= 122ppm），同時為其他誤差源留出余量。如果我們稍微放寬設計B的精度要求，MAX6225 A級器件（2ppm/°C最大溫度系數）將允許我們將基準成本降低一半以上。

設計B示例中采用12V電源，方便使用MAX6325，MAX8需要至少8V的輸入電壓。如果系統中沒有6166V（或更高）電壓，則可以考慮MAX6192（A級）或MAX<>（A級）基于帶隙的基準，但需要稍微放寬系統規格。

設計 C：一次性校準，低漂移

考慮MAX6162和MAX6191 A級器件，因為它們具有低溫度系數（最大值為5ppm/°C），這是滿足設計C要求所必需的：

總誤差預算為 4LSB，12 位 = 4 / 4096 ×106= 977ppm

所需溫度系數 <= 977ppm / （85 - （-40）） °C = 7.8ppm / °C

超出溫度系數的可用誤差 = 977ppm - 5ppm / °C ×125°C = 352ppm

注意，MAX6162和MAX6191的初始精度均為2mV （977ppm），但對于2.048V基準，這不是問題，因為輸出電壓范圍僅為0-4.000V，本設計計劃進行增益校準。MAX6162 （5mA輸出電流驅動）和MAX6191 （500μA輸出電流驅動）均能夠驅動MAX293 DAC基準引腳連接在一起時產生的5154μA基準輸入電流（2.048V/[14kΩ||14kΩ]）;但是，如果將額外的負載連接到基準輸出，MAX6162具有更大的裕量。MAX6162的靜態電流確實高于MAX6191（120μA，最大值為35μA），但這不是決定性因素，因為設計C不受功耗限制。

在查看了初始規格后，很明顯這兩種設備都可能是可以接受的。然而，MAX6162因其較高的輸出電流而成為首選。如果進一步分析顯示MAX6162略微不能接受，則可以考慮MAX6191，因為它具有稍好的負載調節、溫度遲滯和長期穩定性規格。

設計 D：低電壓、電池供電、中等精度

按照其他示例中使用的方法，發現設計 D 的總誤差為 3906ppm （106× 16/4096）。在 15°C 至 45°C 的窄溫度范圍內，我們可以承受最多 130.2ppm/°C （3906ppm/30°C） 的溫度系數。使用設計A的經驗法則將大約一半的誤差預算分配給溫度系數（<65ppm/°C），合理、保守的基準選擇是MAX6012（A和B等級分別為20ppm/°C和30ppm/°C）和MAX6190（A、B和C等級分別為5ppm/°C、10ppm/°C和25ppm/°C， 分別）。考慮這些器件是因為它們的最大靜態電流為35μA，適合設計D的低功耗需求。

MAX6190價格（C級為1.45美元/1000個）與MAX6012價格（B級為1.35美元/2500個）處于同一范圍。任何一部分都可能在應用程序中工作。然而，A級MAX6012特別有吸引力，因為它采用SOT23-3封裝，非常適合小型電池供電的便攜式儀器。

快速檢查A級MAX6012，溫度相關誤差為600ppm（30°C×20ppm/°C）。3200ppm （0.32%） 的初始誤差也需要考慮，因為此設計沒有計劃進行修整。這兩個誤差的總和為3800ppm，超出可能的3906ppm設計限值。在這種邊緣情況下，下一節（步驟3）中考慮的其他一些規格，例如負載調整率，溫度遲滯，甚至線路調節（由于電池電壓的變化），可能會使我們超過3906ppm。由于MAX6012可能不夠用，我們將放棄SOT23-3封裝，選擇A級MAX6190作為起點，因為它的初始誤差為1600ppm和5ppm/°C，為其他誤差項留下了足夠的空間。基準輸出電流不是本設計的問題，因為MAX6190可以提供500μA （>>69μA設計要求）。

第 3 步：最終規格審查和誤差預算分析

隨著基準電壓源的初步選擇和備用IC的到位，現在是時候驗證其余規格了，包括基準負載調節、輸入線路調節、輸出電壓溫度遲滯、輸出電壓長期穩定性和輸出噪聲電壓。分析還需要每種設計的關鍵系統級和DAC規格（表4）。

表 4.最終分析的重要規格

對每個示例進行分析，重點關注適用于該特定設計的規格。該分析的結果以及上一節的結果匯總在表5的誤差預算中。

以ppm為單位進行誤差預算核算是最方便的，盡管這可以等效地以其他單位（如%，mV或LSB）完成。應用適當的縮放比例并使用適當的規范化因子來獲取正確的錯誤值非常重要。基準誤差項可以相對于基準電壓或DAC輸出電壓等效計算。例如，如果我們假設基準誤差為2.5mV（噪聲、漂移等），基準電壓為2.5V，則得到以下結果：

基準輸出誤差 = 106× 2.5mV / 2.5V = 1000ppm

如果我們假設DAC輸出放大器的增益為2.0，則誤差和基準電壓都會縮放，因此我們在DAC輸出（5V滿量程范圍）得到相同的結果：

DAC 輸出誤差 = 106× （2.5mV × 2） / （2.5V × 2） = 1000ppm

表 5.誤差預算分析

設計A：低成本，精度松散

設計A沒有校準或調整計劃，因此MAX6102的4000ppm（或0.4%）初始誤差直接成為預算的一部分，5250ppm的基準溫度系數（70°C×75ppm/°C）也是如此。MAX6102的典型輸出電壓溫度遲滯規格也直接用于誤差預算（請記住，如果我們的設計精度較低，這是一個典型值）。為了保證輸出電壓的長期穩定性，我們假設MAX6102 1000小時規格（2 × 50ppm = 100ppm）的兩倍，這是相當保守的，因為通常在前1000小時后會好得多。這里的保守估計至少部分抵消了用于溫度遲滯的典型規格。

為了計算負載調整率引起的基準電壓變化，我們需要知道基準電壓源向DAC基準輸入供電的最壞情況范圍。在步驟2中，我們確定了MAX6102必須驅動的最大DAC基準電流：140μA。最小電流接近0，因為當DAC代碼值為5304時，MAX0基準輸入實際上是開路（幾GΩ輸入阻抗）。這意味著MAX6102看到的總輸出電流變化為140μA，該值應用于負載調整率計算：

一般來說，最好保守一點，直接使用最大輸出電流進行負載調整計算。一個例外情況是，如果您嘗試從設計中提取最后一位精度，并且最大和最小DAC基準輸入電阻值都已明確指定。由于ΔI較小，這種方法導致較小的負載調整誤差裁判.

由于本例中電源是可變的，因此需要考慮輸入線路調整率對MAX6102基準的影響。電源電壓范圍額定為 4.5V 至 5.5V。由此，可以進行保守的基準電壓線路調整率計算：

要考慮的最終基準電壓相關誤差項是基準輸出噪聲電壓的影響。方便的是，設計A的信號帶寬（10Hz至10kHz）與MAX6102噪聲電壓帶寬完全一致，因此寬帶噪聲電壓規格為30μV有效值直接使用（即不需要帶寬擴展）。比較負載和線路調整率值（分別為126μV和300μV），我們可以看到噪聲不是該設計的主要貢獻因素。使用粗略近似值得到誤差分析的數字，我們可以假設有效峰值噪聲值為~42μV （30μV ×√2），對應于17ppm （106× 42μV/2.5V），DAC 增益為 1。我們在這里有目的地試圖保持噪聲計算簡單;如果噪聲的相對誤差較大或設計很小，則可以執行更詳細的分析。請記住，在判斷設計裕量時，噪聲被指定為典型值。

現在，我們將回顧影響碼范圍上限或接近碼范圍上限精度的相關MAX5304 DAC規格。DAC INL值為±4LSB（10位）。將其視為單側量，就像我們分析中的其他誤差項一樣，我們得出的值為 3906ppm （106× 4/1024）。同樣，DAC增益誤差指定為±2LSB，誤差為1953ppm （106× 2/1024）。最終要考慮的MAX5304 DAC規格是增益-誤差溫度系數，其典型誤差為70ppm （70°C × 1ppm/°C）。MAX5304沒有指定DAC輸出噪聲，因此被忽略，在6位精度系統中很可能不會產生不良后果。

當所有誤差源加在一起時，我們得到的最壞情況誤差為15596ppm，勉強滿足我們的目標誤差規格15625ppm。當面對這種邊緣情況時，我們可以合理化，我們可能永遠不會看到如此嚴重的誤差，因為它假設大多數參數處于最壞情況。和方根 （RSS） 方法給出的誤差為 7917ppm，如果誤差不相關，則誤差有效。一些錯誤源可能是相關的，所以真相可能介于這兩個數字之間。但無論采用哪種方法，設計A的要求都得到了滿足。

設計B：高精度和精密度

A級MAX6225的初始誤差為0.04%或400ppm，超過了設計B的全部122ppm誤差預算。由于該應用具有增益校準功能，因此假設校準設備具有足夠的（~1μV）精度和調整電路具有足夠的精度，則幾乎所有基準初始誤差都可以消除。溫度系數貢獻計算為70ppm（70°C×1ppm/°C），直接使用20ppm的典型溫度滯后值。還使用了30ppm的長期穩定性規格，而不是更保守的數字，因為此應用中的儀器具有初始老化和年度校準。

應用與設計A相同的假設，我們發現設計B的基準輸出電流變化為140μA（巧合的是，與設計A中的數字相同）。這會導致以下負載調整率誤差計算：

負載調整誤差 = 140μA × 6ppm / mA ~= 1ppm （最大值）

在本應用中，電源被指定為恒定，因此假定線路調整率為0ppm。注意，即使電源不是恒定的，只要保持在規定的1.4V至95.5V范圍內，它也會<05ppm，因為MAX6325線路調節規格最大為7ppm/V。

由于設計B的帶寬規定為DC至1kHz，因此我們需要考慮1.5μVp-p低頻（1/f）噪聲和2.8μV噪聲。有效值寬帶噪聲的額定范圍分別為0.1Hz至10Hz和10Hz至1kHz。使用與設計A相同的粗有效值進行峰值近似，并將兩個峰值噪聲項相加，我們得到參考輸出端（[[2.0μV + 75.2μV）處的總噪聲估計值為8ppm有效值× √2]/2.5V] × 106).請注意，這與我們在DAC輸出端計算時獲得的值相同，因為公式將乘以1.638/1.638，將所有值重新調整為4.096V。值得一提的是，這里使用的峰值噪聲和方法相當保守，但總誤差貢獻仍然相對較小。RSS方法可能更準確，因為兩個噪聲源很可能不相關，但與峰值方法相比，這個較小的值將更加“在噪聲中”（雙關語）。

設計B分析所剩無幾的就是包括DAC誤差項。A級MAX5170 DAC的INL額定值為±1LSB，為61ppm，正好是我們122位時2ppm誤差預算±14LSB的一半。DAC增益誤差指定為±8LSB最差情況，但通過前面提到的增益校準可以完全消除該誤差。校準工作原理如下：DAC設置為已知理想輸出電壓的數字代碼（例如，十進制DAC代碼16380應在輸出端精確產生4.095V）。然后調整基準電壓，直到DAC輸出電壓達到該精確值，即使基準電壓本身不是2.500V。MAX5170 DAC未列出增益溫度系數，但增益誤差在工作溫度范圍內有規定。由于增益誤差僅在一個溫度下校準，因此應測試設計B，以確保增益不會隨溫度過度漂移。最后考慮的是MAX5170 DAC輸出噪聲，其典型峰值噪聲大致估計為1ppm （[106× √（1000Hz × π/2） × 80nV有效值/√赫茲 × √2]/4.096V）。

最后，最終的最壞情況精度為184ppm（3位時~±14LSB），這不太符合我們122ppm的精度目標，而RSS精度在100ppm時是可以接受的。基于這些數字，我們認為該設計是成功的，因為它已經說明了要點，并且通過幾個保守的假設接近目標精度。在實際應用中，這種設計可以按原樣接受，或者精度要求可以稍微放寬。或者，如果這種設計不可接受，可以使用更昂貴的參考。

設計 C：一次性校準，低漂移

A級MAX6162的初始誤差為0.1%，消耗了977ppm的整個設計C誤差預算。但是，與設計B一樣，這是（至少部分）校準的。注意，未校準的+4.096V MAX5154 DAC滿量程輸出電壓超過所需的+4.000V輸出范圍，即使只需要±1mV的精度，DAC的分辨率也為4mV。因此，可以對DAC輸入數字代碼進行“數字校準”，以消除基準電壓源的一些初始誤差和DAC的增益誤差。

數字增益校準最好通過一個例子來演示：假設DAC輸出電壓需要處于4.000V的滿量程值，但由于系統中的各種誤差，理想的十進制DAC代碼4000導致測量輸出僅為3.997V。使用數字校準，將校正值添加到DAC代碼中以產生所需的結果。在本例中，當需要4.000V的DAC輸出電壓時，使用校正后的DAC代碼4003而不是4000。該增益校準在DAC代碼上線性縮放，因此對較低代碼的影響很小，對較高代碼的影響更大。

數字增益校準精度受到DAC的12位分辨率的限制，因此我們所能期望的最佳值是~±1mV或244ppm（106× 1mV/4.096V）的誤差，在應用校準后。請注意，本例中精度以4.096V標度計算，以保持一致性，但如果應用需要，可以相對于+4.000V輸出范圍計算，誤差會略高。

如果本例中所需的輸出范圍為4.096V，則還有其他選項可用于始終將未校準的DAC輸出電壓偏置至4.096V以上，以便采用本例中描述的數字增益校準方案。此類選項包括：

使用輸出始終高于 4.096V 的可調基準 當考慮所有電路容差時

使用增益設置略高于所需值的力/檢測DAC

添加帶增益的輸出緩沖器

MAX6162基準溫度系數誤差計算為625ppm （125°C × 5ppm/°C），直接使用80ppm的典型溫度遲滯值。長期穩定性規格加倍至更保守的160ppm，因為沒有為應用指定老化，并且在出廠后永遠不會進行校準。

我們發現設計C的最差情況基準輸出電流變化為293μA （2.5V/[14kΩ||14kΩ]，請記住有兩個由基準電壓源驅動的DAC），直接用于負載調整率計算：

由于基準負載調整率與基準輸出電壓成正比，因此可以在基準電壓 （264μV/2.048V） 或 DAC 輸出 （（2 × 264μV）/（2 × 2.048V）下計算。

在此應用中，電源是恒定的，因此假定線路調整率為0ppm。當設計C的帶寬指定為0.1Hz至10Hz時，我們使用22μVp-p低頻（1/f）噪聲規格（峰值）的一半，以達到基準輸出（56× （22μV/2）/2.048V））。如前所述，如果以DAC輸出為基準，我們會得到相同的5ppm答案，因為方程只是乘以2.0/2.0。

繼續討論MAX5154 DAC誤差，A級INL為±0.5LSB，在122位標度上為12ppm。DAC增益誤差為±3LSB（244ppm），但忽略了它，因為它已經在此步驟前面提到的數字基準電壓源/DAC增益校準中考慮在內，我們不想重復計算。MAX5154增益誤差溫度系數的典型值為4ppm/°C，總增益為500ppm （125°C × 4ppm/°C）。MAX5154沒有指定DAC輸出噪聲，因此忽略不計。我們認識到這可能會帶來問題，但我們在設計B方面的經驗表明，DAC噪聲通常是總誤差的一個相對較小的貢獻因素。可以進行測量以確認此假設。

設計C的最壞情況誤差計算為1865ppm，RSS誤差為874ppm。當目標誤差規格為977ppm時，目前的設計充其量只能勉強接受，特別是考慮到使用了某些典型值，并且沒有考慮DAC輸出噪聲。設計C的細節不會在這里重復，因為要點已經涵蓋了。但是，一些改進選項如下：

使用MAX6191代替MAX6162，因為它具有更好的負載調節（0.55μV/μA對0.9mV/mA）、溫度遲滯（75ppm對80ppm）和長期穩定性（50ppm對80ppm）。最終結果將是1750ppm的最壞情況誤差和858ppm的RSS誤差，分別是115ppm和16ppm的凈變化。這是一個輕微的改進，但可能還不夠。

重新檢查整體系統精度規格，以確定是否可以放寬任何參數。就精度與成本而言，現有設計可能是最佳選擇。

如果不需要整個擴展范圍，請減小溫度范圍。例如，如果范圍可以從-40°C至+85°C降至-10°C至+75°C，則最差情況誤差降至1505ppm，RSS誤差變為648ppm。這是因為大部分誤差預算由基準溫度系數（625ppm）和DAC增益誤差溫度系數（500ppm）消耗。雖然這些誤差項中只有一個低于977ppm的目標，但與MAX5154/MAX6162的原始設計相比，舒適度大大提高。

如果提供8V或更高的電源，可將MAX6241 4.096V基準和MAX5156 DAC（MAX5154的力/檢測版本）設置為單位增益。這種組合稍微昂貴一些，但它產生的最壞情況誤差約為 956ppm，RSS 誤差為 576ppm，兩者都低于 977ppm 的總誤差目標。

考慮其他典型增益溫度系數低至1ppm/°C的DAC。

設計 D：低電壓、電池供電、中等精度

設計D沒有校準或調整計劃，因此A級MAX6190初始誤差為1600ppm （106×2mV/1.25V）直接用于誤差預算，溫度系數誤差為150ppm（30°C×5ppm/°C）。75ppm的溫度遲滯也直接使用，但使用這種典型規格的風險至少部分被降低的工作溫度范圍（15°C至45°C）所抵消。同樣，作為漂移的保守估計，1000小時長期穩定性加倍至100ppm，因為該應用中沒有老化。

負載調整誤差再次根據假設的最差情況MAX5176 DAC輸入電流69μA計算得出：

本設計中的電源在2.7V至3.6V之間變化，因此分析中必須包括MAX6190的線路調節規格為80μV/V （最大值）：

與設計C一樣，設計D的帶寬指定為0.1Hz至10Hz，因此我們使用25μVp-p低頻（1/f）噪聲規格的一半來達到基準輸出端10ppm的峰值噪聲貢獻（106× [12.5μV/1.25V]）。我們期望DAC輸出端具有相同的10ppm基準電壓源感應噪聲項，因為基準電壓和噪聲的DAC增益相同。

現在關注MAX5176 DAC誤差項，A級INL為±2LSB，在488位標度上為12ppm。在8kΩ負載下，DAC最差情況增益誤差為+/-5LSB，在1953位時轉換為12ppm。與設計B中的MAX5170一樣，MAX5176沒有規定增益誤差溫度系數。這在設計D中不是問題，因為它不是在一個溫度下校準的低漂移設計，并且在整個工作溫度范圍內指定了最大DAC增益誤差。最后一個考慮因素是MAX5176的DAC輸出噪聲，其估計的典型峰值可以忽略不計（[106× （√10Hz × π/2） × 80nV有效值/√Hz × √2]/2.048V） ~ = 0.22ppm）。

與設計B和C一樣，最壞情況下的誤差為4462ppm，超過了3906ppm的目標誤差，而2580ppm的RSS誤差遠低于目標誤差。基于這些數字，設計D被認為是成功的，因為它從RSS的角度輕松滿足了要求，并展示了重要的設計概念。如果需要進一步改進，應首先考慮替代DAC，因為MAX6190是目前最好的低功耗電壓基準，輸出低于1.3V（由VDD - DAC基準輸入的1.4V限制引起）和低靜態電流（35μA）。

DAC 電壓參考設計摘要

本文演示了DAC基準電壓源選擇的設計過程，包括以下步驟：

第 1 步。電壓范圍和基準電壓確定：電源電壓和DAC輸出電壓范圍用于確定可行的基準電壓和DAC增益選項。

第 2 步。初始基準電壓器件選擇標準：考慮候選基準電壓源，重點關注基準電壓（在步驟1中確定）、初始精度、溫度系數和基準輸出電流。從這些候選設備中，選擇了初始設備。

第 3 步。最終規格審查和誤差預算分析：使用誤差預算方法評估所選的基準電壓源和DAC候選電壓源，以確定它們是否滿足設計的整體精度要求。為了滿足設計目標，可能需要在步驟 2 和 3 之間進行迭代。

遵循上述設計程序時，可以方便地進行以ppm為單位的誤差分析，并了解它與其他系統精度和誤差測量之間的關系（表6）。

表 6.精度和誤差范圍

下表顯示了現有的Maxim三端串聯基準電壓源，以及設計過程中的規格。導致誤差的規格以ppm表示，以簡化計算，并允許在基準電壓源之間進行同類比較。表3顯示了1V及以下（2.1V、25.2V、048.2V、5.3V和0.7V）的基準電壓源，表3中的可調基準電壓源包括4V以上基準（096.4V、5.5V、10V、8V）。為方便起見，兩個表中的器件都按基準電壓分組在一起，并大致按價格上漲的順序列出。

表 7.Maxim系列基準電壓源和主要規格 （VREF <= 3.0V）

LF = 低頻

HF = 高頻

N/S = 未指定

表 8.Maxim系列基準電壓源和主要規格（VREF > 3.0V和調整）

LF = 低頻

HF = 高頻

N/S = 未指定

一些基準電壓源可作為具有不同輸出基準電壓的一系列器件提供。需要注意的是，在給定的系列中，對于輸出電壓增加的器件，數據手冊中的某些規格可能會變得更糟。但是，當這些規格相對于基準電壓來看時，它們可以保持恒定，甚至隨著電壓的增加而改善。一個例子是輸出噪聲電壓，由于放大~1.25V帶隙電壓需要更高的內部基準增益，因此輸出噪聲電壓通常隨輸出電壓的增加而增加。雖然噪聲電壓較高，但基準電壓也成比例較高;因此，相對噪聲測量值（例如上表中的ppm結果）大致恒定。另一個例子是負載和線路調整率規格（分別為μV/μA和μV/V），這些規格的絕對值通常會隨著輸出電壓的增加而惡化。當相對于基準電壓（以ppm/μA和ppm/V為單位）時，這些規格通常保持不變，或者隨著輸出電壓的增加而實際改善。

要點

這些是本文的要點：

系統設計人員通常有多種基準電壓和DAC增益選擇，以滿足給定的DAC輸出電壓范圍。

考慮所有誤差源，而不僅僅是初始誤差（這在某些設計中很重要，但對其他設計（例如增益校準設計）并不重要）。

基準電壓源和DAC溫度系數可能是導致誤差的主要因素。檢查實際所需的工作溫度范圍，因為輕微的降低可以顯著降低這些參數的誤差貢獻。

一個常見的權衡是，與產品制造中的修整成本相比，具有嚴格初始精度的參考價格更高。

在選擇不必要的、更昂貴的組件或重新設計性能有限的設計之前，請仔細檢查精度要求以確保它們是正確的。實現高水平的絕對精度通常非常困難（且昂貴），尤其是在 12 位及以上時。

最壞情況或RSS分析可用于量化誤差，但最終由設計人員確定給定的設計是否足夠準確。

審核編輯：郭婷