精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

淺談Latch-up(一)

冬至子 ? 來源:番茄ESD小棧 ? 作者:番茄ESD小棧 ? 2023-06-12 16:25 ? 次閱讀

ESD,EOS,Latch-up都是芯片在制造,運輸,使用過程中的風險源,他們會對芯片造成不同程度的物理損傷。所以芯片在設計過程中不得不考慮這些因素。前幾篇文章都聚焦于ESD防護,這一期討論芯片Latch-up防護。

一.Latch-up定義

閂鎖效應是指體CMOS集成電路中所固有的寄生NPN和寄生PNP組成的電路在一定條件下被觸發而形成低阻通路,從而產生大電流,并且由于正反饋電路的存在而形成閂鎖,導致CMOS集成電路無法正常工作,甚至燒毀芯片。——《CMOS集成電路閂鎖效應》。在日常工作中,作者對閂鎖現象分為兩種,一種是IO端口電路發生閂鎖(尤其是輸出buffer),一種就是ESD器件Design Window設計不當發生的閂鎖。

而Latch-up與ESD最大的區別在于, 閂鎖主要發生在芯片正常使用過程中。 Latch-up測試時,VDD上電,VSS接GND,非測試引腳按要求接高低電位,對VDD/輸出輸入接測試電流/電壓。而ESD主要發生在制造、運輸過程中,使用過程。ESD測試時一個引腳接電流源,一個引腳接地,芯片不上電。

1.1 CMOS電路閂鎖

圖片

圖一.CMOS寄生SCR結構圖。

如圖所示,CMOS器件里存在多個寄生SCR器件。VDD與GND之間;VDD/輸出端口與GND;VDD/輸出端口與輸出端口;VDD與GND/輸出端口。前幾期已經介紹過SCR的工作原理,這里不再贅述。

圖片

圖二.CMOS寄生SCR電路圖。

  1. VDD出現浪涌,N-WeLL/P-WeLL發生雪崩擊穿。 大量雪崩載流子經過阱電阻Rnw,Rpw產生壓降,寄生SCR開啟。寄生NPN與寄生PNP發生正反饋耦合,從而形成低阻通路,發生Latch-up。

2 .輸出端電壓過沖,寄生SCR中PNP三極管的射電極(輸出端)電壓高于VDD, 該PNP導通,Rpw產生壓降,造成寄生NPN開啟,NPN與PNP發生正反饋耦合,從而形成低阻通路,發生Latch-up。

  1. 輸出端電流倒灌,大量電流由NMOS和PMOS的Drain端流入電路中。電流流經阱電阻Rnw和Rpw, 產生壓降作用于寄生NPN和PNP的基級,造成寄生NPN和PNP的開啟,NPN與PNP發生正反饋耦合,從而形成低阻通路,發生Latch-up。
  2. 輸出端電壓下沖,寄生SCR中NPN三極管的射電極(輸出端)電壓低于GND ,該NPN導通,Rnw產生壓降,造成寄生PNP開啟,NPN與PNP發生正反饋耦合,從而形成低阻通路,發生Latch-up。

1.2 ESD保護器件閂鎖

ESD器件發生閂鎖的情況有兩種 一種是ESD器件內部寄生SCR的開啟,還有一種是Design Window選取不合理。

圖片

圖三.二極管ESD防護示意圖。

如圖三所示,使用GCNMOS作為Power Clamp時,端口的ESD防護會使用二極管,P-diode連接端口與VDD,N-diode連接GND與端口。N-diode與P-diode之間會存在寄生SCR器件,如圖四所示。(GCNMOS前幾期已經講過,二級管的ESD防護后期也會提及)

圖片

圖四.二極管寄生SCR示意圖。(圖源《CMOS集成電路閂鎖效應》)

與上文中的CMOS中寄生SCR類似,P-diode與N-diode間也會存在寄生SCR器件且發生Latch-up的情況:

  1. VDD出現浪涌,N-WeLL/P-WeLL發生雪崩擊穿。 寄生SCR開啟,發生Latch-up。
  2. 端口電壓過沖,寄生SCR中PNP三極管的射電極(P-diode陽極)電壓高于VDD, 該PNP導通,Rpw產生壓降,造成寄生NPN開啟,發生Latch-up。
  3. 端口大電流,大量電流進入N-WeLL/P-WeLL, 經過阱電阻產生壓降,發生Latch-up。
  4. 端口電壓下沖,寄生SCR中NPN三極管的射電極(N-diode陰極)電壓低于GND ,該NPN導通,Rnw產生壓降,造成寄生PNP開啟,發生Latch-up。

第二種情況就是ESD器件的Design Window設置不合理。 如果ESD器件的IV曲線進入電路的latch-up區,當ESD器件被誤觸發開啟后,ESD器件會一直保持開啟,直至損壞。

圖片

圖五.用于不同電路中的ESD器件以及設計窗口。a)電源鉗位電路與設計窗口b)CMOS輸出級與設計窗口。c)柵極輸入與設計窗口。

如圖五所示,不同的防護需求的ESD器件有對應的設計窗口要求。

a)作用于VDD與GND之間的Power Clamp,其Holding Voltage不能小于VDD。VDD的驅動能力近似是無窮大的,如果ESD器件的Holding Voltage進入latch up區,使用過程中一旦VDD的擾動開啟ESD器件,ESD器件的低阻通路會一直開啟,直到燒毀。

b)作用于輸出級的ESD防護器件,其Design Window中的Latch-up區為由PMOS的負載曲線,因為PMOS進入飽和區后存在溝道夾斷效應,其過電流能力有限,所以Latch-up區的電流上限有限。ESD器件的Holding Voltage和Holding Current一旦進入PMOS的Latch-up區,PMOS會形成對ESD器件的持續上拉,帶來失效風險。

c)作用于輸入級的ESD防護器件,其Design Window中的Latch-up區為柵級負載曲線,大部分ESD器件都能避免Latch-up風險。

如果是ESD器件是作用于端口與VDD之間,其柵極輸入的Design Window與端口對地一致,而輸出級的Design Window需要關注NMOS的負載曲線,避免進入NMOS的下拉負載區內,形成導電通路。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • CMOS
    +關注

    關注

    58

    文章

    5680

    瀏覽量

    235145
  • ESD
    ESD
    +關注

    關注

    48

    文章

    2012

    瀏覽量

    172733
  • SCR
    SCR
    +關注

    關注

    2

    文章

    150

    瀏覽量

    44143
  • GND
    GND
    +關注

    關注

    2

    文章

    529

    瀏覽量

    38657
  • PNP管
    +關注

    關注

    1

    文章

    28

    瀏覽量

    7418
收藏 人收藏

    評論

    相關推薦

    CMOS的閂鎖效應:Latch up的原理分析

    本篇主要針對CMOS電平,詳細介紹下CMOS的閂鎖效應。 1、Latch up 閂鎖效應是指CMOS電路中固有的寄生可控硅結構(雙極晶體管)被觸發導通,在電源和地之間存在個低阻抗大
    的頭像 發表于 12-23 16:06 ?5.5w次閱讀
    CMOS的閂鎖效應:<b class='flag-5'>Latch</b> <b class='flag-5'>up</b>的原理分析

    芯片設計都不可避免的考慮要素—閂鎖效應latch up

    閂鎖效應,latch up,是個非常重要的問題。現在的芯片設計都不可避免的要考慮它。我今天就簡單地梳理下LUP的些問題。
    的頭像 發表于 12-01 17:11 ?2789次閱讀
    芯片設計都不可避免的考慮要素—閂鎖效應<b class='flag-5'>latch</b> <b class='flag-5'>up</b>

    Latch UP

    的PNP和NPN雙極性BJT相互影響而產生的低阻抗通路, 它的存在會使VDD和GND之間產生大電流隨著IC制造工藝的發展, 封裝密度和集成度越來越高,產生Latch up的可能性會越來越大L
    發表于 12-16 16:37

    寄生電路的效應:Latch-Up(鎖定)

    Latch-Up(鎖定)是CMOS存在種寄生電路的效應,它會導致VDD和VSS短路,使得晶片損毀,或者至少系統因電源關閉而停擺。這種效應是早期CMOS技術不能被接受的重要原因之。在制造更新和充分
    發表于 08-23 06:06

    靜電放電/過度電性應力/閂鎖試驗 (ESD/EOS/Latch-up)

    靜電放電/過度電性應力/閂鎖試驗 (ESD/EOS/Latch-up)EOS/ESD造成的客退情形不曾間斷,IC過電壓承受能力較低,產品就有損壞風險。 對成品廠商而言,除了要求IC供貨商測試到所要
    發表于 09-18 09:09

    LIS3DH加速度計自我測試失敗

    accelerometer that have ended up in a latch-up state. The output data is -205/-1149/-4759 (X/Y/Z in mg). When
    發表于 12-03 09:46

    ESD/Latch-Up Considerations wi

    ESD/Latch-Up Considerations with iCoupler Isolation Products Analog Devices iCoupler products
    發表于 06-21 10:22 ?17次下載

    Latch-Up White Paper

    This document describes and discusses the topic of CMOS Latch-Up ranging from theory to testing
    發表于 10-26 11:38 ?0次下載
    <b class='flag-5'>Latch-Up</b> White Paper

    Latch-Up白皮書

      Latch-Up today is still a potentially potent source of failure in the qualification flow
    發表于 09-14 08:54 ?11次下載
    <b class='flag-5'>Latch-Up</b>白皮書

    c2m0160120d碳化硅功率MOSFET技術

    to Parallel and Simple to Drive ? Avalanche Ruggedness ? Resistant to Latch-Up ? Halogen Free, RoHS Compliant
    發表于 09-21 14:35 ?15次下載
    c2m0160120d碳化硅功率MOSFET技術

    高壓閉鎖雙SPST開關的adg5421/adg5423數據表

    ) analog switches containing two independent latch-up immune singlepole/single-throw (SPST) switches
    發表于 10-24 11:36 ?5次下載
    高壓閉鎖雙SPST開關的adg5421/adg5423數據表

    ADG5401:高伏特式Latch up,單片機SPST交換機

    ADG5401:高伏特式Latch up,單片機SPST交換機
    發表于 05-10 13:58 ?2次下載
    ADG5401:高伏特式<b class='flag-5'>Latch</b> <b class='flag-5'>up</b>,單片機SPST交換機

    USB Type-C應用中選錯TVS造成的高度Latch-up風險

    USB Type-C應用中選錯TVS造成的高度Latch-up風險
    發表于 12-09 16:42 ?4次下載

    IC工藝和版圖設計第八章Latch-up和GuardRing設計

    IC工藝和版圖設計第八章Latch-up和GuardRing設計
    發表于 02-10 18:11 ?0次下載

    淺談Latch-up(二)

    目前通用的Latch-up測試標準是JESD78E。該標準中將Latch-up測試分為兩種:1.電流測試 I-test,用于測試非電源管腳;2.電壓測試 V-test 用于測試電源管腳。
    的頭像 發表于 06-12 16:27 ?7123次閱讀
    <b class='flag-5'>淺談</b><b class='flag-5'>Latch-up</b>(二)