Martin Murnane 和 Chris Augusta

逐次過近型(SAR)模數轉換器(ADCs)使用了許多新技術來改善分辨率。了解這些器件的工作原理對于預防故障和錯誤很重要。本應用筆記將從一般意義上討論使用SAR ADCs時易犯的錯誤，以及更重要地，如何預防這些問題。

PuISAR的工作原理

ADI公司PulSAR?系列ADC使用內部開關電容技術將SARADCs的分辨率擴展到18位。這意味著在CMOS工藝上，不需要進行成本高吊的薄膜激光調整。

圖1顯示了AD7643的簡化輸入級。AD7643是一款18位ADC,轉換速率可達1.25MSPS，它基于電荷再分配型數模轉換器(DAC)，這在較新式SAR ADCs中頗為流行。SAR算法需要兩個階段來確定ADC輸出碼。第一個階段是采集階段，SW+和ISW-最初是關閉的。所有開關均連接到IN+和IN-模擬輸入，因此各電容用作采樣電容，以在輸入處采集模擬信號。第二個階段是轉換階段，SW+和SW-是打開的。輸入與內部電客斷開，而作用于比較器輸入上，這將導致比較器不穩定。從MSB開始，切換REF與REFGND之間元件陣列的各元件(這里將不詳述SAR算法)，使比較器重新回到平衡狀態，由此將產生代表模擬輸入信號的輸出碼。

圖1. AD7643簡化原理圖

基準電壓

在分析圖1的基準電壓部分時，我們將聚焦于使用PulSARADCs設計電路時易犯的錯誤。請注意，當計算輸出碼時，輸人已與ADC的內部元件斷開。這一點很重要， 它意味著在轉換階段，輸入(IN+和IN-)上出現的任何噪聲都不會影響所獲得的輸出碼。

在轉換階段，REF引腳與內部開關電容結構相連，因為基準電壓輸入處沒有采樣保持電路。此處出現的任何噪聲(在轉換階段)都會對輸出碼產生直接影響。如果因為在位檢驗期間噪聲增加，致使其中一位設置不正確，例如第6位應當是0但被設置為1，則所有后續位將被設置為1，以將DAC輸出降至正確的值。因此，輸出計算將不正確，導致輸出碼低6位為一串1，這些位一般被稱為“粘連位”(Stuck Bit)。為避免出現粘連位，采用一個極為穩定的基準電壓至關重要。

可以使用哪種類型的精密基準電壓?

在PulSAR數據手冊“技術規格”部分中出現的-種誤解是外部基準電壓與耗用電流。通常，對于低采樣率PulSAR(AD7685為250 kSPS)，耗用電流值在數+μA范圍內;對于較高采樣率PulSAR(AD7621為3 MSPS),耗用電流值可達數百μA。這是平均電流，轉換器輸入驅動是由基準電壓驅動電路提供ADC要求的最大電流。這可能是-FS或+FS,具體取決于ADC。實際上，任何基準電壓都能提供數百μA電流，但有些基準電壓在PulSAR高分辨率轉換器中并不實用。

低功耗基準電壓(ADR12x、ADR36x)

低功耗基準電壓一般是不可接受的，因為在權重最高有效位(MSB)判斷期間，它們通常缺乏能力建立。與相應的緩沖式基準電壓(如AD780、ADR43x和ADR44x)相比，這些基準電壓的輸出阻抗通常較大。基準電壓電路的動態部分基本上是一RLC儲能電路，其中R位于ADC內部(一些串聯開關電阻)，C為基準電壓儲能或去耦電容，L為基準電壓本身的電感。在L來自精密基準電壓源(如AD780)的情況下，PulSAR ADC設計師選用某一組R和C。使用這些值的結果是：當系統被激勵后(激勵發生在位判斷過程中)，系統達到臨界阻尼狀態。如果使用電感高得多(比好的緩沖式基準電壓高100倍以上)的低功耗基準電壓，將導致RLC電路處于欠阻尼狀態，從而引起上述粘連位行為。

圖2至圖7顯示了一些低功耗基準電壓的表現。請注意，這些圖中的術語“突發模式”是指這樣一種模式，即轉換控制信號保持非活動狀態，直至采集到8192個樣本之時才激活。這是對基準電壓的最低要求，因為當ADC不進行轉換時，基準電壓中便不存在動態部分。我們使用了16位、500 kSPS PuISAR AD7686來獲得圖2至圖7中的數據。

直流測量數據一般以柱狀圖形式顯示，這對于顯示碼字躍遷(或躍遷噪聲)及峰峰噪聲非常有意義。不過，圖2和圖3則以時域顯示，以證明被測試的基準電壓在動態SAR轉換期間不能建立這一理論。

圖3.連續模式——ADRI21，CREF = 22 μF，AD7686 (500 kSPS)

圖2顯示了突發工作模式下欠阻尼RLC電路的經典范例。圖3顯示了連續模式范例。如這兩幅圖所示，此基準電壓從未完全建立至16位性能。在連續模式下，峰峰輸出碼仍與AD7686數據手冊中規定的性能相差約16采樣數或約4倍。

圖4顯示了使用ADR365時AD7686的性能。突發模式或連續模式對此基準電壓而言并沒有真正不同，因為它同樣從未完全建立至16位性能。峰峰輸出碼同樣比AD7686的額定性能大4倍左右。

圖4. ADR365，CREF = 22 pμF，AD7686 (500 kSPS)

緩沖基準電壓

幾乎任何基準電壓都可以使用適當的放大器(如AD8031或AD8605)進行緩沖，以便獲得足夠的驅動能力，因為此時較高帶寬放大器的輸出中存在動態部分。圖5顯示了把經過AD8301緩沖的ADR365作為AD7686的基準電壓進行測試的輸出。

圖5.突發模式——ADR365, CREF = 22 μF，AD7686 (500 kSPS)

緩沖外部基準電壓又會引發原來的功耗要求問題。較簡單的解決方案是使用具有足夠驅動的較佳基準電壓，如AD780、ADR43x或ADR44x等。這種情況下可以使用任何低功耗基準電壓，因為這些緩沖的串聯電感(通常)都很低。一個緩沖可以用來驅動許多PulSARADC，因此這對多轉換器系統很有用。此外，在多轉換器應用中，最佳方法是使用星形結構的基準電壓跡線，每個轉換器使用其自己的基準電壓儲能電容。不建議從一組ADC中的第一個ADC開始進行菊花鏈連接，因為ADC基準電壓可能會發生串擾。

低功耗基準電壓(采樣率小于10 kSPS)

在低功耗、較低采樣率應用中(例如必須使用低功耗基準電壓的10 kSPS或更低應用)，可以在ADC的基準電壓輸出之間使用一個小串聯電阻，如100。在突發工作模式下，為了讓流過這個電阻的電流趨于穩定，最初幾次轉換可能需要丟棄。對于較高采樣率，通常無法進行突發轉換，因為需要丟棄的轉換太多。此外，隨著流過此電阻的電流增大到穩態值，此電阻上的壓降在時域中表現為一個斜率，一般稱其為基準電壓下降。

圖6顯示了在500kSPS較高采樣率應用中使用202串聯電阻時的基準電壓下降問題。請注意，最初幾百次轉換是在欠阻尼情況下，隨著采樣數增加，斜率表現為一個小的負值。

圖6.突發模式——ADR365，CREF = 22 μF，串聯電阻 = 20 Ω，AD7686 (500 kSPS)

圖7顯示10kSPS較低采樣率的情形。此時不存在欠阻尼問題，峰峰噪聲為5采樣數，在性能上與AD7686很接近。

圖7.突發模式——ADR365，CREF = 22 μF，串聯電阻 = 20 Ω，AD7686 (10 kSPS)

為什么要使用較大去耦電容?

選定適當的基準電壓(或適當的基準電壓與緩沖電路)后，查看緩沖(運算放大器)的數據手冊，發現它建議避免使用大容性負載。但是，PuISAR ADC要求10 μF或更大的基準電壓去耦電容(REF CAP)。 初看起來，這兩個要求自相矛盾。

選定適當的基準電壓(或適當的基準電壓與緩沖電路)后，查看緩沖(運算放大器)的數據手冊，發現它建議避免使用大容性負載。但是，PuISAR ADC要求10 μF或更大的基準電壓去耦電容(REF CAP)。 初看起來，這兩個要求自相矛盾。事實上，“去耦”這一術語有多種含義，用戶看到的PulSARADC基準電壓(REF)引腳上的10 μF電容與電源(VDD、AVDD、DVDD、VIO、 OVDD)上的其它10 μF電容并不是回事。REF上的電容不是旁路電容，而是SAR ADC的——部分，這個電容不適合放在硅上。在位判斷期間，由于各位會在數十納秒或更快的時間內建立，因此此處所示的儲能電容(REF CAP,參見圖8)是用來補充內部CDAC的電荷，從而與內部電容陣列上的電荷一起平衡比較器。隨著二進制位加權過程的向前進行，將從此電容中不斷提取少量電荷。當然，內部電容陣列只是其中(約為15 pF至60 pF,取決于ADC)的很小一 部分，但這些較大值儲能電容需要滿足SAR位判斷建立時間要求。關于在位判斷過程中電荷發生了什么事情等一些錯綜復雜的細節問題，這不屬于本應用筆記的討論范圍。

圖8.基準電壓電容位于SAR ADC同側或位于PCB后側

儲能電容大小不足也會引起粘連位問題。電容的放置和類型同樣很重要。為避免基準電壓下降，需要使用等效串聯電阻(ESR)低的電容。近年來，已經有非常好的陶瓷X5R介電電容可以在0603封裝尺寸下提供10正容值。對于許多PulSAR ADC,通過降低某些性能要求，即微分非線性(DNL)， 可以減小基準電壓電容值。

布局

建議將一個電容直接放在ADC的基準電壓引腳上，用來消除開關電容瞬變。要求使用高質量電容(例如鉭電容或X5R型陶瓷電容，不推薦使用NPO電容)，因為這是一個電荷存儲電容，而不是旁路電容，電容值可以在4.7 μF至22 μF范圍內。請注意，某些數據手冊規定了開啟建立時間，這表明REF引腳上使用了一個特殊基準電壓電容。請參考相關PulSAR數據手冊的“技術規格”部分以了解詳細信息。

布局開始時，考慮具有SAR ADC器件的PCB布局，并考慮在ADC基準電壓引腳上放置一個電容。首先將該電容放在這些引腳附近，然后將基準電壓放在電容附近，最后放在放大器附近(參見圖8)。

布局中還需要一條粗跡線，以減小電路中的阻抗。ADC的基準電壓輸入具有動態輸入阻抗，意味著對此引腳的輸入必須用低阻抗源驅動。請注意，如果基準電壓是經緩沖進入REF引腳，則緩沖輸出阻抗必須很低。這也同樣適用于模擬輸入引腳。

放大器選擇

大部分PulSAR數據手冊都對放大器做了詳細說明。需要注意的一些主要問題是低噪聲電平和低輸出阻抗。輸入信號建立時間也是一項重要參數，因此要求放大器具有高壓擺率性能。符合這一要求的放大器有：ADA4841-1、AD8021、ADA4899-1、AD8099和ADA4941-1。

ADA4841-1和AD8021能驅動PuISAR ADC,具有高帶寬和良好的壓擺率，是出色的ADC驅動器選擇。ADA4899-1也是不錯的替代之選，具有出色的壓擺率和良好的帶寬，但需要消耗更多電流。還有其它放大器也適合各種應用，例如AD8099，它具有極低的噪聲密度，因此適合18位ADC應用。但是，這款器件不是單位增益穩定型，雖然可以將其配置成單位增益穩定型，但它的電流消耗很高(16 mA)。不過，它具有一個(禁用 )功能，可以利用該功能減小電流消耗，以適合便攜式應用。ADA4941-1是單端轉差分應用的另一個選擇，具有5 V輸入電壓，例如可用于PuISAR 18位ADC AD7982。

結論

了解SAR ADC的工作原理對于避免新設計中易犯的錯誤非常重要。本應用筆記所列出的問題在新設計中是很常見的。

審核編輯：郭婷