本文作者：Cadence AWR Team，首發(fā)于 High Frequency Electronics 網(wǎng)站專欄。

預(yù)計(jì)閱讀時(shí)間：29分鐘。

隨著集成電路 (IC) 技術(shù)不斷發(fā)展，該領(lǐng)域的設(shè)計(jì)師要不斷適應(yīng)在性能、成本、效益和風(fēng)險(xiǎn)等因素驅(qū)動(dòng)下不斷變化的制造技術(shù)。如今，和固態(tài)技術(shù)打交道的功率放大器設(shè)計(jì)師必須靈活使用各種工藝，包括砷化鎵 (GaA)、氮化鎵 (GaN) 和碳化硅 (SiC) PHEMT、射頻互補(bǔ)金屬氧化物半導(dǎo)體 (RF CMOS) 和砷化鎵或硅鍺 (SiGe) 異質(zhì)結(jié)雙極晶體管 (HBT) 等。

同樣，要應(yīng)對(duì)不同的設(shè)計(jì)挑戰(zhàn)，需要使用不同的放大器類別和/或拓?fù)浣Y(jié)構(gòu)，如 AB 類放大器、達(dá)林頓多晶體管配置、開關(guān)模式功率放大器和數(shù)字預(yù)失真。從一種技術(shù)切換到另一種技術(shù)，意味著某些技能和知識(shí)是可以轉(zhuǎn)移的。這些技能中最基本的是有效使用電子設(shè)計(jì)自動(dòng)化 (EDA) 工具來設(shè)計(jì) MMIC。更具體地說，這是一種戰(zhàn)略、設(shè)計(jì)流程或指南，闡述了如何從需求和工藝設(shè)計(jì)套件 (PDK) 入手，直到處理更復(fù)雜的需求。

本文將從系統(tǒng)的角度研究砷化鎵 (GaA) 偽形態(tài)高電子遷移率晶體管 (pHEMT) 功率放大器 (PA) 的設(shè)計(jì)方法。該設(shè)計(jì)方法使用了 Cadence AWR Microwave Office 電路設(shè)計(jì)軟件實(shí)現(xiàn)了一個(gè)簡(jiǎn)單的 A 類砷化鎵 pHEMT 單片微波集成電路 (MMIC) 功率放大器設(shè)計(jì)，重點(diǎn)關(guān)注大多數(shù)功率放大器設(shè)計(jì)項(xiàng)目的設(shè)計(jì)流程及其基本特征。將首先介紹設(shè)計(jì)收斂的概念，然后闡述參數(shù)化設(shè)計(jì)，要理解 PA 設(shè)計(jì)過程中的每一步，這些是需要了解的關(guān)鍵概念。

01

通用設(shè)計(jì)流程

設(shè)計(jì)流程有時(shí)看起來比較混亂，但在從概念到完成的整個(gè)設(shè)計(jì)過程中，是有邏輯和順序可言的。設(shè)計(jì)流程可以用幾種不同的方式來看待，也許這就是造成混亂的原因。如果把設(shè)計(jì)流程看成是一系列重復(fù)或迭代步驟，直到仿真性能趨向于符合所需的要求，就很容易忽略設(shè)計(jì)的基本結(jié)構(gòu)，而這種結(jié)構(gòu)使其成為一種可重復(fù)、可靠的方法。自上而下的設(shè)計(jì)流程是非常理想的，因?yàn)檫@實(shí)現(xiàn)了可預(yù)測(cè)性。通過將設(shè)計(jì)參數(shù)與整體性能聯(lián)系起來，工程設(shè)計(jì)團(tuán)隊(duì)可以通過明確定義的因果關(guān)系深入探索設(shè)計(jì)的各個(gè)元素。

另一方面，自下而上的設(shè)計(jì)在一定程度上保證了每個(gè)設(shè)計(jì)元素都能實(shí)現(xiàn)工程團(tuán)隊(duì)所設(shè)想的必要功能。通過從微觀到宏觀、從網(wǎng)表到行為、從布線圖到示意圖等角度證明每個(gè)器件都做到了這一點(diǎn)，工程團(tuán)隊(duì)就可以證明設(shè)計(jì)符合預(yù)期的要求——“設(shè)計(jì)收斂”。這就是工程設(shè)計(jì)流程的兩個(gè)重要標(biāo)志：參數(shù)化設(shè)計(jì)和設(shè)計(jì)收斂，是一種非常簡(jiǎn)潔的設(shè)計(jì)流程處理方法，在微波 [1-4，6]和模擬混合信號(hào)[5]設(shè)計(jì)方面，已經(jīng)對(duì)此進(jìn)行了多次闡述。

02

應(yīng)用于砷化鎵 MMIC

功率放大器的設(shè)計(jì)流程

對(duì)于典型的砷化鎵功率放大器的設(shè)計(jì)，其設(shè)計(jì)流程如圖 1 所示。考慮到所需的性能，設(shè)計(jì)步驟（虛線框）要更為詳細(xì)；隨著探索更復(fù)雜的現(xiàn)象，設(shè)計(jì)團(tuán)隊(duì)需要努力定義越來越多的功率放大器行為。在設(shè)計(jì)的每個(gè)子步驟中收集到的對(duì)電路的詳細(xì)了解，最終可以確保完整描述功率放大器的復(fù)雜性能——這在本質(zhì)上是一種“循序漸進(jìn)”的方法。

圖 1：帶有迭代分析的通用增量設(shè)計(jì)流程。

第一次迭代可能只是選擇偏置點(diǎn)，但這一步可能也很復(fù)雜，如負(fù)載牽引或熱方面的考慮因素。第二次迭代的重點(diǎn)是輸入和輸出網(wǎng)絡(luò)設(shè)計(jì)方面的線性性能和穩(wěn)定性。同樣，這一步也不能掉以輕心，因?yàn)橐粋€(gè)大型的線性器件陣列必須采用多支路饋電，不僅要為源和負(fù)載阻抗提供良好的匹配，還要為陣列中的所有單個(gè)場(chǎng)效應(yīng)晶體管 (FET) 提供相位。線性設(shè)計(jì)之后是非線性性能，設(shè)計(jì)在這個(gè)階段真正切入正題；在保證線性增益和穩(wěn)定性的同時(shí)，還要詳細(xì)檢查飽和度和效率。

必須做出權(quán)衡，然后在制作布局時(shí)進(jìn)行微調(diào)，之后在設(shè)計(jì)的第四步（也是最后一步）中提取，輸入到仿真中。設(shè)計(jì)完成之后緊接著進(jìn)行分析，以確保假設(shè)是合理的，并了解二階效應(yīng)。此時(shí)的工作包括進(jìn)行全面的電磁 (EM) 分析，以確保布局符合標(biāo)準(zhǔn)和耦合最小化，并進(jìn)行迭代電熱分析，保證通道溫度得到充分模擬。最后一步是驗(yàn)證，旨在通過設(shè)計(jì)規(guī)則檢查 (DRC) 確認(rèn)設(shè)計(jì)可以投入生產(chǎn)，這是最后的機(jī)會(huì)，可以確保設(shè)計(jì)在流片之前符合性能、制造、測(cè)試和包裝的要求。

03

功率放大器設(shè)計(jì)示例

3.1

設(shè)計(jì)要求

我們來看一下 GaA PHEMT 功率放大器的設(shè)計(jì)流程，本示例研究了各種設(shè)計(jì)考慮因素的作用，并展示了參數(shù)化設(shè)計(jì)和設(shè)計(jì)收斂是如何體現(xiàn)的。在本例中，要設(shè)計(jì)的是一個(gè)由直流電源供電的 A 類放大器，規(guī)格匯總?cè)缦拢涸诮o定的線性天線輸出功率下，最大的功率附加效率 (PAE) Pant，從功率放大器的 P1dB 功率略微回退 ，帶有適度的（單級(jí)）增益 (G) 和一些天線失配。

3.2

偏置選擇

子步驟 3.2.1：電能耗散

為了實(shí)現(xiàn)這一設(shè)計(jì)，用戶可以通過一些簡(jiǎn)單計(jì)算來分析偏置選擇。在第一個(gè)設(shè)計(jì)子步驟中，與所有步驟一樣，有必要清楚地說明要達(dá)到什么樣的設(shè)計(jì)要求，確定哪些設(shè)計(jì)參數(shù)對(duì)于滿足設(shè)計(jì)要求來說是最重要的，然后證明為這些參數(shù)選定的參數(shù)值可以滿足要求。

如果不選擇適當(dāng)?shù)钠命c(diǎn)和相關(guān)的 FET 外圍電路，就沒有增益 (G)，放大器可能不支持足夠的輸出功率 (Pant)，而且可能遠(yuǎn)遠(yuǎn)達(dá)不到線性 (P1dB)。簡(jiǎn)而言之，如果將 PAE 作為一項(xiàng)設(shè)計(jì)要求，并將 pHEMT 直流 Ids 和 Vds 視為設(shè)計(jì)參數(shù)，那么第一步就可以從參數(shù)化設(shè)計(jì)的角度入手。

對(duì)于實(shí)際的功率放大器輸出功率，可能需要考慮設(shè)計(jì)中的其他元素。有時(shí)，功率放大器的設(shè)計(jì)要求并不是只針對(duì)功率放大器本身，而是針對(duì)系統(tǒng)，或是針對(duì)系統(tǒng)和功率放大器兩者。圖 2 是一個(gè)設(shè)計(jì)合理的從功率放大器到天線的系統(tǒng)，同時(shí)重點(diǎn)顯示了在將系統(tǒng)要求轉(zhuǎn)化為功率放大器要求時(shí)可能需要考慮的幾個(gè)額外元素。

隨著納入開關(guān)和考慮天線阻抗，天線上的功率或系統(tǒng)功率輸出與對(duì)功率放大器的功率要求聯(lián)系了起來。

Pout= Pant + Lossswitches + Lossmatch + margin (1)

Lossswitches 是通過發(fā)射-接收 (TR) 開關(guān)和/或分集開關(guān)的損耗（圖 2），Lossmatch 是天線上的失配，而 margin 是設(shè)計(jì)和回退的綜合余量。雖然在計(jì)算機(jī)輔助設(shè)計(jì) (CAD) 仿真的理想情況下，功率放大器將提供所仿真的全部功率；但在現(xiàn)實(shí)中，功率放大器出廠后，設(shè)備與設(shè)備或批次與批次之間的輸出功率 (Pout) 會(huì)出現(xiàn)差異，而用戶希望我們?cè)谟嗔恐锌紤]這一點(diǎn)。

圖 2：系統(tǒng)圖：基于天線性能，影響功率放大器規(guī)格的元素

從 (1) 中，功率放大器內(nèi)的電能耗散 (PDC) 可以根據(jù) PAE 確定：

PDC = exp(Pout/10) * 1/PAE (2)

在無功負(fù)載的情況下，漏極-源極電壓和 VDC 大致相同——換句話說，在沒有漏極（負(fù)載）電阻的情況下，直流漏極偏置電壓完全降落在晶體管漏極源極上。

IQ = PDC/VDC = IQ(Vgs, Temp) (3)

根據(jù) IQ（靜態(tài)漏源電流）、器件的 IV 曲線以及相應(yīng)的柵極-源極電壓 (Vgs)，在該電壓下，PHEMT 應(yīng)被偏置為溫度的函數(shù)。FET 外圍電路的尺寸界定：選擇 Ids 作為 Vds 的函數(shù)，大約在 VDC 和通道溫度下 IV 特性曲線“膝蓋”之間的中點(diǎn)位置。對(duì)中點(diǎn)位置的選擇是由 A 類放大器的設(shè)計(jì)目標(biāo)決定的，并取決于是否選擇 AB、B 等拓?fù)浣Y(jié)構(gòu)。這體現(xiàn)了第一個(gè)設(shè)計(jì)子步驟的基本方面。

整個(gè)子步驟可以通過 AWR Microwave Office 軟件快速高效地完成。可以使用兩個(gè) IVCURVE 元素中的任何一個(gè)來設(shè)置直流 IV 掃描，以模擬嵌套的直流掃描分析（雙極管的電壓過電流或 FET 的電壓過電壓）。大多數(shù)得到廣泛支持的 MMIC 工藝包括具有直流偏置溫度的 FET 模型，因此可以通過調(diào)諧/掃描進(jìn)一步探索 IV 曲線。經(jīng)典的 FET IV 曲線圖體現(xiàn)了 IDS 與溫度的關(guān)系（如圖 3 所示），也有助于查看電流梯度并判斷它是否是實(shí)質(zhì)性的。

圖 3：環(huán)境溫度（藍(lán)色，25℃）和高溫（紅色，100℃）下的 IV 特征。

子步驟 3.2.2：熱耗散

在實(shí)際開始小信號(hào)設(shè)計(jì)之前，可以暫停并考慮熱影響，特別是考慮到方程 (3) 中存在著溫度依賴性。像 GaA PHEMT 這樣的 FET 器件是多數(shù)載流子器件，其控制端由決定輸出端電流的電壓主導(dǎo)。對(duì)這一物理過程的熱敏感性源自多數(shù)載流子的濃度增加了，而這又被額外的散射機(jī)制所抵消，此類散射機(jī)制總體上表現(xiàn)為輸出電流隨工作溫度升高而減少。這是一個(gè)負(fù)反饋過程。圖 3 闡明了這兩種效應(yīng)之間的平衡。在較低的電流下，溫度較高的器件在通道中有更多的載流子，由此產(chǎn)生的電流比室溫下的器件產(chǎn)生的電流要高。隨著自熱成為主導(dǎo)因素，溫度升高增加了散射，使載流子更難從源極穿越到漏極，從而導(dǎo)致電流減少。

在實(shí)踐中，pHEMT 的電流變化相對(duì)較小[6]，除了非常現(xiàn)實(shí)的可靠性考量之外，溫度在 pHEMT 設(shè)計(jì)中的影響比使用雙極結(jié)型晶體管 (BJT) 的 PA 電氣設(shè)計(jì)要小，因?yàn)樵陔p極結(jié)型晶體管中，熱失控是一個(gè)切實(shí)存在的問題。從設(shè)計(jì)流程的角度來看，由于偏置電路對(duì)溫度很敏感，而且相對(duì)于室溫和/或基板溫度，F(xiàn)ET 通道中的溫度傾向于“牽引”偏置電路，在初始偏置設(shè)計(jì)步驟時(shí)將溫度考慮在內(nèi)是一種謹(jǐn)慎的做法，但不一定有必要。

子步驟 3.2.3：負(fù)載牽引

在功率放大器的偏置選擇中，另一個(gè)考慮因素是負(fù)載牽引，即 FET 在非線性工作中有效輸出阻抗的轉(zhuǎn)變。這意味著，隨著輸入信號(hào)功率的變化，F(xiàn)ET 將在較低的功率下以線性方式工作，但隨著功率的改變，F(xiàn)ET 會(huì)發(fā)生轉(zhuǎn)變。在現(xiàn)實(shí)中，在測(cè)量一個(gè)特定的性能參數(shù)時(shí)，負(fù)載阻抗會(huì)改變，這樣就可以有利地選擇呈現(xiàn)給 FET 的阻抗。另外，鑒于 FET 的運(yùn)行方式具有某種程度的非線性，這種非線性是如何被負(fù)載阻抗改變的呢？這顯然是一個(gè)參數(shù)化的設(shè)計(jì)流程問題，因?yàn)槟硞€(gè)指定的性能標(biāo)準(zhǔn)與設(shè)計(jì)參數(shù)（FET 觀察到的負(fù)載）有關(guān)。

因此，當(dāng)考慮到負(fù)載牽引時(shí)，僅僅根據(jù)負(fù)載牽引考慮因素而選擇偏置是不夠的，還必須說明哪些非線性輸出特性被哪個(gè)負(fù)載阻抗所“牽引”。出于這個(gè)原因，負(fù)載牽引數(shù)據(jù)通常以史密斯圓圖上的圓圈形式呈現(xiàn)。PAE 或飽和輸出功率是典型值，但二次或三次諧波消除也很重要。在更詳細(xì)的功率放大器設(shè)計(jì)方法中，如波形工程設(shè)計(jì)，整個(gè) FET 模型基本上是 FET 的負(fù)載牽引數(shù)據(jù)，使用的是所需輸入信號(hào)的近似值。由于這些原因，這一步可以視為步驟 3 線性設(shè)計(jì)的一部分，因?yàn)楸O(jiān)測(cè)的性能標(biāo)準(zhǔn)是 IV 曲線以外的東西。

AWR Microwave Office 的負(fù)載牽引工具是一個(gè)很好的腳本，可以在設(shè)計(jì)中調(diào)用。圖 4 顯示了圖 3 中所用器件的負(fù)載牽引等值線——PAE 的等值線與兩個(gè)不同的偏置條件的比較。設(shè)計(jì)師可以根據(jù)直流耗散功率（即不同的偏置條件）和呈現(xiàn)給晶體管的不同（負(fù)載）阻抗（即負(fù)載牽引等高線本身），檢查可用效率。從設(shè)計(jì)的角度來看，也許更重要的是同時(shí)使用模擬的負(fù)載牽引能力和晶體管與柵極偏置的共軛小信號(hào)輸出匹配（圖 5）。由于最大功率傳輸需要晶體管的共軛輸出匹配，負(fù)載牽引等高線對(duì)設(shè)計(jì)流程十分重要，因?yàn)樽畲蠊β蕚鬏敽?PAE 的交叉部分有助于實(shí)現(xiàn)一個(gè)功能良好的功率放大器。有一點(diǎn)需要注意的是：由于這個(gè)功率放大器已經(jīng)被指定為從 P1dB“回退”的模式下工作，小信號(hào) S22 可以用來代替測(cè)量值（使用該測(cè)量值可以得出大信號(hào)等值）。

圖 4：使用 AWR Microwave Office 負(fù)載牽引腳本模擬 PAE 負(fù)載牽引等高線，以比較帶有恒定漏極偏置的兩種不同的柵極偏置條件。

同樣，與熱方面的“迷你流程”一樣，如果花時(shí)間只對(duì) FET 階段進(jìn)行負(fù)載牽引分析，可以將其作為其余步驟的設(shè)計(jì)收斂條件。當(dāng)對(duì)輸出匹配網(wǎng)絡(luò)的阻抗有了更好的理解，也可以在以后擴(kuò)展該步驟，以查看非線性性能，并確認(rèn) FET 級(jí)的性能。

3.3

線性設(shè)計(jì)

在不過度簡(jiǎn)化的情況下，下一步是調(diào)整參數(shù)，這些參數(shù)定義了呈現(xiàn)給 pHEMT 的輸入和輸出網(wǎng)絡(luò)，進(jìn)而先后獲得偏置和線性性能。換句話說，流程的參數(shù)化設(shè)計(jì)方面使用戶能夠調(diào)整 FET 觀察到的輸入和輸出阻抗，以便控制線性性能。在先進(jìn)的流程中，這可能意味著基于功率放大器的基本頻率和諧波來設(shè)計(jì)輸入和/或輸出網(wǎng)絡(luò)。設(shè)計(jì)收斂是另一個(gè)流程標(biāo)準(zhǔn)，要實(shí)現(xiàn)設(shè)計(jì)收斂，需維持子步驟 3.2.1 的性能（基本上是維持實(shí)現(xiàn) P 和 Pout 所需的直流偏壓），同時(shí)獲得所需的增益和匹配。

圖 5：模擬的 PAE 負(fù)載牽引等高線與共軛 S22 匹配。

通常情況下，通過獲得正確的偏壓和滿足輸出功率限制而實(shí)現(xiàn)的 pHEMT 外圍電路，其輸入和輸出阻抗接近 50Ω，但也許還不夠接近，所以可能仍然需要一定程度的阻抗匹配。對(duì)于大型 FET，輸入柵級(jí)-源級(jí)電容可能相當(dāng)大（圖 6），因此隨著工作頻率的提高，輸入阻抗將開始隨頻率變化而變化，輸入匹配變得更具挑戰(zhàn)性。

在實(shí)現(xiàn)輸入匹配時(shí)應(yīng)注意穩(wěn)定性因素，在這一步中，溫度考慮的優(yōu)先級(jí)最低。具體來說，如果 PA FET 柵極的直流偏置網(wǎng)絡(luò)設(shè)計(jì)得當(dāng)，帶有扼流圈和旁路電容，就有可能產(chǎn)生低頻諧振，從而導(dǎo)致振蕩的發(fā)生。因此，除了將增益 (G) 作為這一步的設(shè)計(jì)要求外，還應(yīng)該考慮到線性穩(wěn)定性指標(biāo)，如 K 和 B1。在更高級(jí)的設(shè)計(jì)流程中，穩(wěn)定性也會(huì)作為一個(gè)非線性設(shè)計(jì)目標(biāo)被考慮在內(nèi)[8]。

盡管輸入匹配對(duì)于確保發(fā)射器鏈中的早期元件協(xié)調(diào)運(yùn)行很重要，但功率放大器的重點(diǎn)是輸出端。首先，如果沒有正確設(shè)計(jì)輸出網(wǎng)絡(luò)以獲得增益，我們得到的就不是一個(gè)放大器，更不可能是一個(gè)功率放大器。為了獲得最大的電壓擺幅，從而獲得最高的功率輸出，需要使用一個(gè)負(fù)載電感器，以便將電阻損失降到最低，電阻損失會(huì)限制從 FET 漏極測(cè)得的 Vdc 可用電壓。即：

Vd=Vdc-min(Vds(t))-IdsRe(ZL) (4)

或者說，漏極的可用電壓等于直流源電壓減去 Vds 最小值，即保持 FET 不超過“膝蓋”和保持電壓不因負(fù)載中任何實(shí)際阻抗成分而下降所需的最小 Vds。乍一看，答案是我們需要一個(gè)大號(hào) MMIC 電感器；然而，大號(hào) MMIC 電感器通常電阻較大，所以要做一個(gè)權(quán)衡。進(jìn)行權(quán)衡時(shí)必須考慮功率放大器是徹底的單片式（帶有片上負(fù)載電感器）還是外接式。外接式片外電感器可能相當(dāng)有吸引力，因?yàn)樗哂懈叩?Q 值和更低的損耗，但信號(hào)到達(dá)片外設(shè)備帶來的額外寄生電容和電感會(huì)帶來進(jìn)一步的穩(wěn)定性問題。

前面在討論負(fù)載牽引時(shí)提到，良好的輸出匹配對(duì)于不超出 (1) 中規(guī)定的余量也是至關(guān)重要的，因此應(yīng)該通過負(fù)載牽引仿真或測(cè)量[7]來確定輸出匹配，從而確定實(shí)現(xiàn)最大功率傳輸所需的共軛匹配：

Zout = Z*d (5)

其中 Z*d 是 FET/負(fù)載電路的阻抗的復(fù)共軛，Zout 是FET/負(fù)載電路的輸出匹配網(wǎng)絡(luò)的阻抗，并在其輸出端由所需負(fù)載（通常為 50Ω）終止。

隨著 Pout 變得越來越大，這一點(diǎn)變得愈發(fā)重要。功率放大器的作用是為天線提供功率，如果在功率放大器 FET 和代表功率放大器的引腳或連接器之間儲(chǔ)存或耗散功率，就無法實(shí)現(xiàn)這個(gè)目標(biāo)。設(shè)計(jì)一個(gè)適當(dāng)?shù)钠ヅ渚W(wǎng)絡(luò)，將 FET 漏極處的“不完全等于 50Ω”變?yōu)橐_/連接器處的“盡可能接近 50Ω”，可能是從不達(dá)標(biāo)變成超標(biāo)的關(guān)鍵。

這一步的設(shè)計(jì)收斂應(yīng)該確認(rèn)直流偏置仍然為預(yù)期的 PAE 提供額定的直流功耗，并確認(rèn)線性增益 (G) 以及任何輸入和輸出匹配標(biāo)準(zhǔn)（分別以 VSWR 或 S11/S22 表示）已經(jīng)實(shí)現(xiàn)。

在 AWR 軟件中實(shí)現(xiàn)這一點(diǎn)非常簡(jiǎn)單，與設(shè)計(jì)小信號(hào)放大器或無源電路沒有區(qū)別。創(chuàng)建原理圖，在幾個(gè)圖形上執(zhí)行所需的測(cè)量值就可以了。要想加快后續(xù)步驟的進(jìn)度，有一個(gè)小提示：可以按層級(jí)結(jié)構(gòu)設(shè)置電路，仿真平臺(tái)位于最上層，特別是對(duì)于非線性仿真而言，但一定要使用理想元件，讓初始原理圖簡(jiǎn)單易懂，并保留 MMIC PDK 螺旋電感器模型，直到拓?fù)浣Y(jié)構(gòu)更加明確。這往往會(huì)使關(guān)鍵的設(shè)計(jì)參數(shù)在早期更容易確定，因?yàn)椴粫?huì)由于寄生效應(yīng)而混淆結(jié)果。

圖 6：PHEMT 的輸入和輸出阻抗與 50Ω 不匹配，而且電容值很高。

從圖 6 可以看出，晶體管的 S22 幾乎位于對(duì)應(yīng)于 50Ω 的阻抗圓圈的實(shí)部。（圖 5 也顯示了這個(gè)值位于史密斯圓圖的上半部分，作為共軛匹配）。這使得共軛匹配似乎只需要增加一個(gè)等效的串聯(lián)電感，但在更高的頻率下，這樣做更難實(shí)現(xiàn)（因?yàn)榛ミB的長(zhǎng)度將電感變成了傳輸線），而且功率輸出也會(huì)上升（因?yàn)楦鶕?jù)設(shè)計(jì)規(guī)則，需要使用更粗的線路來傳輸電流）。通常情況下，這種操作會(huì)比較復(fù)雜，需要使用一些階梯式阻抗變壓器來實(shí)現(xiàn)阻抗的實(shí)部匹配，以及與任何虛部實(shí)現(xiàn)共軛匹配。對(duì)于這種設(shè)計(jì)，幾納米的等效電感（圖 7）就已足夠，但如果是位于芯片上，或者用于封裝，如果考慮到提到的尺寸和電流處理的限制，這樣做不可行，那么如何實(shí)現(xiàn)這一點(diǎn)就要取決于布局。

圖 7：匹配的輸出阻抗，為此使用一個(gè)集總電感來提供晶體管 S22 的等效共軛阻抗。

回過頭來參考圖 5，注意最大功率傳輸?shù)钠ヅ洳⒉粚?duì)應(yīng)于最佳 PAE 的匹配。當(dāng)考慮到設(shè)計(jì)的非線性方面時(shí)，需要作出權(quán)衡，但在這一點(diǎn)上，我們已經(jīng)通過完成小信號(hào)設(shè)計(jì)標(biāo)準(zhǔn)（即我們希望實(shí)現(xiàn)的匹配）實(shí)現(xiàn)了小信號(hào)的設(shè)計(jì)收斂。

3.4

非線性設(shè)計(jì)

第三次設(shè)計(jì)參數(shù)/收斂迭代側(cè)重于非線性性能、PAE 以及通過微調(diào)偏置和匹配得到的 P1dB。但與線性設(shè)計(jì)步驟一樣，為了實(shí)現(xiàn)設(shè)計(jì)收斂，已經(jīng)獲得的參數(shù)不應(yīng)受到干擾，所以必須在不犧牲增益、匹配和（也許在這一步是最重要的）穩(wěn)定性的情況下優(yōu)化非線性性能。以破壞設(shè)計(jì)穩(wěn)定性的方式來提高 PAE 是很有吸引力的——畢竟，要想在相同的直流電源下獲得更多的功率，只需制造一個(gè)振蕩器就大功告成了！

從設(shè)計(jì)流程的參數(shù)化設(shè)計(jì)要求的角度來看，在這一步中控制性能的設(shè)計(jì)參數(shù)似乎與上一步相同，只是我們使用非線性仿真器來觀察 PAE 和 P1dB（或其他一些非線性的衡量標(biāo)準(zhǔn)）。其實(shí)非常適合在這一步中對(duì)輸入和輸出匹配網(wǎng)絡(luò)的實(shí)際構(gòu)成多加考慮，其中包括偏置線、接地以及片外和片內(nèi)的鍵合線或 bump。通常情況下，我們會(huì)監(jiān)測(cè)寄生源電感的界限，從而為布線圖（邊界焊盤的數(shù)量和位置）和封裝（鍵合線的數(shù)量和長(zhǎng)度）提供指導(dǎo)，其中不僅涉及到降低非線性性能標(biāo)準(zhǔn)，還要確保仍然滿足與前面的子步驟相關(guān)的要求。

在這一步中，重點(diǎn)是在輸入功率逐漸上升時(shí)，努力將線性輸出功率的壓縮點(diǎn)向外推，以及提高 PAE。要做到這一點(diǎn)（繼而實(shí)現(xiàn)這一步的設(shè)計(jì)收斂），所采取的策略重點(diǎn)是最大限度地減少寄生效應(yīng)和略微調(diào)整偏置條件。我們可能會(huì)很想改變 FET 外圍電路，但這樣做是有風(fēng)險(xiǎn)的，在涉及到負(fù)載牽引的情況下更是如此，因?yàn)槲覀兛赡芤呀?jīng)根據(jù)對(duì) FET 輸入和輸出阻抗的詳細(xì)了解對(duì)設(shè)計(jì)的線性部分進(jìn)行了優(yōu)化。如果 (3) 中的 IQ 可以回退，以提高 PAE 而不損害線性性能，那么就可以用較低的電流制造一些熱余量。

關(guān)于 FET 建模，應(yīng)該強(qiáng)調(diào)一點(diǎn)：清楚而詳細(xì)地了解 FET 的非線性行為，了解正在使用的模型在多大程度上捕捉到了這些非線性行為，這一點(diǎn)至關(guān)重要。例如，如果目的是通過巧妙的阻抗匹配（作為擴(kuò)大 P1dB 的一種方式）來盡量減少三階諧波的產(chǎn)生，那么所使用的模型不僅應(yīng)該能準(zhǔn)確地通過 gm（基于電流的非線性）或 Cgs/Cgd（基于電容的非線性）的導(dǎo)數(shù)產(chǎn)生三階諧波，而且在負(fù)載阻抗不等于 50Ω 的情況下也要做到這一點(diǎn)。對(duì)模型的這種要求并非是微不足道的，相反，在沒有驗(yàn)證模型是否具有這種能力的情況下，試圖模擬和“設(shè)計(jì)出”這種行為是非常不明智的，只會(huì)浪費(fèi)時(shí)間。

如果項(xiàng)目組織的仿真平臺(tái)樣式（圖 8）已經(jīng)確定，AWR Microwave Office 非線性仿真可以與線性分析重復(fù)使用，只需更改仿真平臺(tái)上執(zhí)行的測(cè)量——AWR 軟件中的端口（乃至非線性源端口）作為 S 參數(shù)終端，因此可以從圖表中獲得兩種用途。在 AWR Microwave Office 軟件中，端口元素既是線性終端又是子電路/層次元素。如果仿真平臺(tái)的底層原理圖在一開始包括片外或偏置相關(guān)的寄生效應(yīng)，那么在所有分析中重復(fù)使用底層原理圖是很重要的。此外，如果功率放大器是 C 級(jí)或更高的等級(jí)，設(shè)計(jì)師可以開始使用瞬態(tài)分析，并且仿真平臺(tái)原理圖層面上的仿真設(shè)置保持不變。

圖 8. 項(xiàng)目開發(fā)的仿真平臺(tái)樣式，其中（左）線性分析和（右）非線性分析共用同一個(gè)子電路，以確保參數(shù)化設(shè)計(jì)和設(shè)計(jì)收斂標(biāo)準(zhǔn)的一致性。

對(duì)于本例而言，重要的非線性測(cè)量值是 PAE 以及增益壓縮（圖 9）。PAE 是需要進(jìn)行優(yōu)化的參數(shù)，但在本設(shè)計(jì)中引入的原始約束是讓功率放大器從 P1dB“回退”。這意味著，對(duì)于一些給定的輸出功率，功率放大器的實(shí)際工作點(diǎn)必須對(duì)應(yīng)于一個(gè)輸出功率，即略低于放大器增益的壓縮點(diǎn)。

圖 9：晶體管的 PAE (%) 和輸出功率 (dBm)：針對(duì)最大 PAE 而優(yōu)化匹配與針對(duì)最大功率傳輸而共軛匹配。

如果該特定的 FET 尺寸和偏置與針對(duì)最大功率傳輸?shù)墓曹椘ヅ湟黄鹗褂茫敲垂β史糯笃髟谳^低的輸出功率下會(huì)壓縮，不能提供最佳的 PAE。圖 5 中的負(fù)載牽引等高線就表明了這一點(diǎn)，因?yàn)楣曹?S22 匹配與該偏置點(diǎn)的負(fù)載牽引結(jié)果的交叉顯示，功率放大器將不會(huì)實(shí)現(xiàn) PAE 最大值。該偏置點(diǎn)的負(fù)載牽引等高線清楚表明，這兩者不能同時(shí)實(shí)現(xiàn)。

在實(shí)踐中，更常見的情況是，功率放大器的設(shè)計(jì)要求晶體管要以犧牲 PAE 為代價(jià)實(shí)現(xiàn)共軛匹配。在這種情況下，負(fù)載牽引將是相對(duì)于最大功率傳輸，而不是相對(duì)于 PAE。這將產(chǎn)生一個(gè)最佳匹配，它不會(huì)對(duì)應(yīng)于小信號(hào) S22，但會(huì)給出一個(gè)阻抗，“牽走”小信號(hào) S22。

3.5

提取 layout

完成電路設(shè)計(jì)后，最后的設(shè)計(jì)步驟是實(shí)際布置功率放大器。如果在原理圖上沒有捕捉到互連，那么參數(shù)化設(shè)計(jì)的要求就會(huì)有點(diǎn)喪失存在感，因此，微帶或共面波導(dǎo)元件應(yīng)該盡可能擺放在原理圖上，這樣長(zhǎng)度和寬度就可以與維持整體芯片的性能標(biāo)準(zhǔn)聯(lián)系起來。不少 MMIC 設(shè)計(jì)（包括功率放大器）從來沒有順利通過產(chǎn)品開發(fā)的這個(gè)階段，原因很簡(jiǎn)單：在設(shè)計(jì)過程的這個(gè)階段，在無休止的“移動(dòng)一條線，運(yùn)行電磁求解器，進(jìn)行電路仿真....然后再來一次”的過程中，這種參數(shù)化設(shè)計(jì)的要求漸漸消失了。面對(duì)幾十個(gè)或上百個(gè)互連和一個(gè)不能實(shí)現(xiàn)設(shè)計(jì)收斂的提取layout圖，設(shè)計(jì)團(tuán)隊(duì)必須盡早確定哪些互連控制著 MMIC 的關(guān)鍵性能。如果 MMIC 的 PDK 支持鍵合焊盤，那么它們也應(yīng)該被納入?yún)?shù)化設(shè)計(jì)階段。

在包含所有這些影響的名義仿真確認(rèn)整體芯片性能標(biāo)準(zhǔn)得到滿足之后，設(shè)計(jì)收斂就完成了。小規(guī)模（小于芯片規(guī)模）的電磁分析可以在本地完成，以確認(rèn)輸入和輸出匹配網(wǎng)絡(luò)達(dá)到了所期望的性能，如公式 (5) 所定義的那樣。

在功率放大器設(shè)計(jì)流程的這一階段，AWR Microwave Office 軟件中的流程非常有幫助。沿著通常要進(jìn)行電路劃分的線路（輸入匹配、FET 級(jí)和輸出匹配）使用 EXTRACT 技術(shù)，用戶能夠快速確認(rèn)布線后的性能是否符合設(shè)計(jì)早期基于原理圖的估計(jì)。不要忘記把 PDK 的鍵合焊盤作為原理圖仿真和 EXTRACT 設(shè)計(jì)（如果可能的話）的一部分。

例如，圖 10 顯示了一個(gè)簡(jiǎn)單的漏極多支路結(jié)構(gòu)，用于從從本例中使用的 FET 的漏極結(jié)構(gòu)過渡到 50um 厚 GaA 上的 50um 線路中長(zhǎng) 100um 的一段，此過程使用了 AWR APLAC HB 仿真與 AWR AXIEM 3D Planar EM 分析。

圖 10：Layout中的漏極多支路結(jié)構(gòu)過渡（左）和 EXTRACT 仿真前后的比較（右）。

后繼的 PAE 和 Pout 仿真也表明，這些相對(duì)較小但有必要的特征會(huì)引起非線性性能下降。相比之下，鍵合焊盤本身（圖 11）的變化非常小。

圖 11：理想的功率放大器與在功率放大器輸出端增加三個(gè)平行鍵合焊盤后的非線性性能對(duì)比。

3.6

最終分析

在最后的分析步驟中，我們要在整個(gè)設(shè)計(jì)的背景下（既然設(shè)計(jì)似乎已經(jīng)完成）重新審視創(chuàng)建設(shè)計(jì)時(shí)采取的設(shè)計(jì)假設(shè)和簡(jiǎn)化措施。通過該步驟，設(shè)計(jì)師能夠確保整體至少是各部分的總和，并且在關(guān)注設(shè)計(jì)各個(gè)部分的過程中（即將設(shè)計(jì)分割成較小的部分），其中的任意兩個(gè)部分沒有在無意中被耦合在一起，從而使整體性能受到影響。從這個(gè)角度來看，可以將這一步看作是上升一個(gè)層次，設(shè)計(jì)參數(shù)是子塊（輸入匹配、輸出匹配、FET/負(fù)載、偏置電路等），而不是子塊中的各個(gè)元件。性能標(biāo)準(zhǔn)是整體的芯片要求，一旦相對(duì)于分析對(duì)象的性能標(biāo)準(zhǔn)得到滿足，就實(shí)現(xiàn)了設(shè)計(jì)收斂，分析對(duì)象包括：電磁的電氣性能、熱可靠性、DRC 可制造性等等。

分析是為了確保二階效應(yīng)（如電磁耦合和熱效應(yīng)）不違反早期的設(shè)計(jì)參數(shù)約束和假設(shè)。電磁分析將驗(yàn)證關(guān)于源極電感和互連寄生的假設(shè)，這可能會(huì)影響反饋路徑，從而增加不穩(wěn)定性。電磁分析十分耗時(shí)，需要使用內(nèi)存配置較高的工作站，但電磁分析越詳細(xì)，就越有可能發(fā)現(xiàn)潛在振蕩或?qū)е滦阅芮芳训募纳?yīng)。現(xiàn)在，AWR AXIEM 分析和 EXTRACT 流程等電磁仿真應(yīng)該在頂級(jí)芯片上運(yùn)行，而不只是單獨(dú)考慮每個(gè)設(shè)計(jì)子塊。在這兩者之間反復(fù)運(yùn)行是一個(gè)很好的策略，可以隔離此時(shí)發(fā)現(xiàn)的任何問題。

正式的有限元法 (FEM) 熱分析再次確認(rèn)了通道的工作溫度。經(jīng)過十余年的發(fā)展，電磁分析已經(jīng)足夠穩(wěn)健，可以納入 MMIC 設(shè)計(jì)師的流程中，熱分析也是如此。盡管熱分析剛出現(xiàn)不久，而且與電氣工程師可能熟悉的其他步驟不同，但在 MMIC 工具集中，熱分析非常簡(jiǎn)單，也非常有用，不進(jìn)行熱分析就太可惜了。為功率放大器設(shè)計(jì)的許多假設(shè)提供支持的是 FET 通道的工作溫度。在布線確定后，所有的金屬化流程都已完成，通過電熱分析，我們可以再次確認(rèn)關(guān)于 FET 通道間距和直流偏置的決定是否妥當(dāng)。集成在 AWR 軟件中的 Cadence Celsius Thermal Solver 可以在幾個(gè)小時(shí)內(nèi)完成這一流程。

如果電磁或熱驗(yàn)證步驟因沒有實(shí)現(xiàn)設(shè)計(jì)收斂而失敗，可以增加互連的寬度或縮短互連的長(zhǎng)度，以盡量減少電感，或增加互連間距以避免電容，也可以增加 pHEMT 導(dǎo)引之間的間距，以加強(qiáng)通道散熱。簡(jiǎn)而言之，對(duì)于 GaA pHEMT 功率放大器設(shè)計(jì)師來說，在許多情況下可以把熱考慮作為一種次要影響，在驗(yàn)證期間通過一個(gè)分析步驟來處理。當(dāng)然，并不是要處理激進(jìn)的熱規(guī)格或可靠性要求。

這一步的問題是，設(shè)計(jì)師實(shí)際上可能成功地發(fā)現(xiàn)設(shè)計(jì)中的問題。因?yàn)樵O(shè)計(jì)參數(shù)已經(jīng)被抽象化了，如果分析沒有與設(shè)計(jì)要求形成收斂，那么設(shè)計(jì)師就有可能不知道要修正什么（即移動(dòng)哪個(gè)互連，縮短哪個(gè)鍵合線等等）。分析工具會(huì)指出設(shè)計(jì)存在問題，但如果沒有能力通過參數(shù)化模型直接將因果關(guān)系聯(lián)系起來，最好是憑借經(jīng)驗(yàn)判斷。無休止地花幾天或幾周的時(shí)間反復(fù)“移動(dòng)一條線，運(yùn)行一次電磁模擬”很少能找到答案。最后且同樣重要的是，需要實(shí)現(xiàn)設(shè)計(jì)到制造的收斂：在交付設(shè)計(jì)時(shí)，一定要附帶基于代工廠的設(shè)計(jì)規(guī)則檢查 (DRC)。AWR Microwave Office 軟件包括 DRC 和電路布局驗(yàn)證 (LVS) 工具，而一些代工廠在一天或更短的時(shí)間內(nèi)就可以為設(shè)計(jì)師完成這一工作。

4

總結(jié)

從一種技術(shù)切換到另一種技術(shù)，要求某些技能和知識(shí)是可以轉(zhuǎn)移的。這些技能中最基本的是有效使用電子設(shè)計(jì)自動(dòng)化 (EDA) 工具來設(shè)計(jì) MMIC。特別是，功率放大器設(shè)計(jì)師需要一種戰(zhàn)略、設(shè)計(jì)流程和指導(dǎo)方針，以了解如何從規(guī)格和 PDK 開始，直到可以應(yīng)對(duì)更復(fù)雜的設(shè)計(jì)要求。

本文使用 AWR Microwave Office 軟件設(shè)計(jì)了一個(gè)相對(duì)基本的 A 類 GaA pHEMT MMIC 功率放大器，并以此為例說明了典型的功率放大器設(shè)計(jì)項(xiàng)目的必要步驟。選擇 A 類放大器是為了強(qiáng)調(diào)流程本身，以及設(shè)計(jì)師需要采用系統(tǒng)的方法來處理自己的設(shè)計(jì)和設(shè)計(jì)流程。事實(shí)表明，在設(shè)計(jì)流程中的每一步，必須清楚地確定所設(shè)計(jì)的內(nèi)容，將參數(shù)與性能聯(lián)系起來，并且設(shè)計(jì)師要知道怎樣才算完成了相應(yīng)的步驟。這種設(shè)計(jì)方法可以輕松擴(kuò)展，應(yīng)用于更復(fù)雜的功率放大器和其他電路類型。