發(fā)生亞穩(wěn)態(tài)的原因是信號(hào)在傳輸?shù)倪^程中不能滿足觸發(fā)器的建立時(shí)間和保持時(shí)間。發(fā)生亞穩(wěn)態(tài)時(shí)，觸發(fā)器的輸出是個(gè)中間態(tài)，也是x態(tài)，不能確定為0或1，而且這個(gè)亞穩(wěn)態(tài)還會(huì)往后傳遞至更多的組合邏輯和時(shí)序邏輯電路。

所謂建立時(shí)間，就是在clk有效邊沿到來之前輸入信號(hào)需要保持穩(wěn)定的最小時(shí)間；所謂保持時(shí)間，就是在clk有效邊沿到來之后輸入信號(hào)還需要保持穩(wěn)定的最小時(shí)間。

為了簡(jiǎn)便分析，將一個(gè)觸發(fā)器的結(jié)構(gòu)簡(jiǎn)化為下圖：

一個(gè)觸發(fā)器等效為兩個(gè)觸發(fā)電平不一樣的鎖存器的信號(hào)鏈；鎖存器的特性為：

• 當(dāng)clk為有效電平時(shí)，鎖存器是透?jìng)髂Ｊ剑琎隨著D的變化而變化；
• 當(dāng)clk為無效電平時(shí)，鎖存器在鎖存模式，Q為之前保存的值，D輸入值不會(huì)對(duì)Q有影響。

所以，如上圖，當(dāng)clk為低電平的時(shí)候， L1為透明傳輸模式，輸入信號(hào)in透?jìng)髦罳1，但是L2是鎖存模式，Q2并不會(huì)受到Q1的影響；

而當(dāng)clk翻轉(zhuǎn)至高電平時(shí)，L1將會(huì)進(jìn)入鎖存模式，這個(gè)過程需要一段時(shí)間完成。L2會(huì)進(jìn)入透?jìng)髂Ｊ剑藭r(shí)L1可能還處于透?jìng)髂Ｊ健Ｄ敲丛赾lk翻轉(zhuǎn)之前的一段時(shí)間到L1完成進(jìn)入鎖存，L2進(jìn)入透?jìng)髂Ｊ竭@段時(shí)間內(nèi)，輸入信號(hào)in都是不可以變化的，否則可能導(dǎo)致Q1傳導(dǎo)中間值，進(jìn)而Q2也傳輸x態(tài)，也就是所謂的亞穩(wěn)態(tài)。

圖來自百度百科

再探討一些異步信號(hào)同步的方法原理。對(duì)于單bit信號(hào)來說，我們都知道一般用兩個(gè)DFF觸發(fā)器來做同步，當(dāng)然這不是一定的，具體幾個(gè)DFF需要根據(jù)兩個(gè)時(shí)鐘域的頻率做計(jì)算。但本文分析以兩個(gè)DFF觸發(fā)器為例。

值得一提的是，多個(gè)DFF觸發(fā)器解決異步信號(hào)同步的亞穩(wěn)態(tài)方案，并不能完全地消除亞穩(wěn)態(tài)，只是極大地降低了亞穩(wěn)態(tài)發(fā)生的概率。有一個(gè)MTBF的平均無故障時(shí)間公式計(jì)算，公式跟芯片工藝的PVT，接收數(shù)據(jù)時(shí)鐘頻率，接收數(shù)據(jù)的翻轉(zhuǎn)率有關(guān)。如果我們的MTBF時(shí)間大于產(chǎn)品的保質(zhì)期，可以視為沒問題（保修期的作用之一）

圖來自百度百科

那么，為什么加兩個(gè)觸發(fā)器就能降低亞穩(wěn)態(tài)的概率呢？從電路上分析來說，雖然觸發(fā)器的輸出是中間值，但是現(xiàn)實(shí)世界中是存在噪聲的，那么一定會(huì)導(dǎo)致信號(hào)會(huì)偏向某個(gè)固定值0或1。但這個(gè)過程是需要一定時(shí)間的，所以通過加兩級(jí)觸發(fā)器，讓這個(gè)趨向確定值的過程在觸發(fā)器傳遞過程中完成，那么最后觸發(fā)器的輸出就是一個(gè)確定值了。

當(dāng)然，也會(huì)發(fā)生某些情況下，這個(gè)趨向確定值的過程會(huì)很漫長(zhǎng)，所以說只能降低發(fā)生的概率而不能消除。

那么對(duì)于多bit信號(hào)的同步呢，在我看來，方案是讓把多bit信號(hào)轉(zhuǎn)換為單bit信號(hào)同步（格雷碼），或者讓多bit信號(hào)保持穩(wěn)定，只要能夠保證在接收數(shù)據(jù)時(shí)鐘域內(nèi)，信號(hào)一直穩(wěn)定不變，就不會(huì)產(chǎn)生亞穩(wěn)態(tài)。大家可以想想諸如FIFO，D-MUX，握手等方法是不是等待多bit信號(hào)穩(wěn)定后再去采樣。