引言

??時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路兩大類。

一、時序邏輯電路的相關概念

??同步時序邏輯電路：有一個公共的時鐘信號（共享的系統時鐘信號 Sys_Clk）（從一到多，可以理解為時鐘樹 Clock Tree），電路中各記憶元件受它嚴格的統一控制，只有在該時鐘信號有效沿（上升沿或者下降沿）到來時，記憶元件的狀態才會統一發生變化，從而使得時序電路的輸出發生變化，并且一個時鐘信號有效沿只對應一次記憶元件的狀態和電路輸出狀態的改變。也就是說，改變后的狀態將一直保持到下一個時鐘脈沖的到來，此時無論外部輸入 X 有無變化，狀態表中的每個狀態都是穩定的；（比如 Ｄ 觸發器，只有當上升沿到來時，寄存器才把 D 輸入端的數據（高低電平）傳到 Q 輸出端。）

??同步時序邏輯中最基本的儲存元件是觸發器。同步邏輯是時鐘之間有固定的因果關系。同步時序邏輯的核心邏輯用觸發器實現，電路的主要信號、輸出信號都由時鐘信號驅動產生，可以很好的避免毛刺、有利于器件移植、有利于 STA 等等。

??異步時序邏輯電路：不存在單一的主控時鐘，工作節奏不一致。主要是用于產生地址譯碼器、FIFO 和異步 RAM 的讀寫控制信號脈沖。除了可以使用帶時鐘的觸發器外，還可以使用不帶時鐘的觸發器和延遲元件作為存儲元件。由于異步電路沒有統一的時鐘，所以狀態變化的時刻不穩定，因為電路狀態的改變除了可以由部分時鐘控制，還可以由外部輸入的變化直接引起。而通常輸入信號只在電路處于穩定狀態時才發生變化，也就是說一個時刻允許一個輸入發生變化，以避免輸入信號之間造成的競爭 - 冒險現象。

??異步時序邏輯中最基本的元件是鎖存器。異步邏輯是時鐘之間沒有固定的因果關系。異步時序邏輯的核心邏輯使用組合電路實現，電路的主要信號、輸出信號不依賴于任何一個時鐘信號。容易產生毛刺、不利于器件移植、不利于 STA 等等。

二、同步時序邏輯電路的分析方法

??分析一個時序邏輯電路（如下），就是要通過分析找出時序電路的邏輯功能來，具體地說，就是要求找出電路的狀態和輸出的狀態在輸入變量和時鐘信號作用下的變化規律。

時序邏輯電路

1、從給定的邏輯圖中寫出每個觸發器的驅動方程（存儲電路中每個觸發器輸入信號的邏輯函數式）。

驅動方程

2、將以上驅動方程帶入相應的觸發器的特性方程（例如 Q* = JQ' + K'Q），得出每個觸發器的狀態方程。

狀態方程

3、從給定的邏輯圖中寫出電路的輸出方程。

輸出方程

4、以上三個方程組成了時序電路的邏輯功能的描述方程，時序電路狀態轉換全部過程的描述方式還有狀態轉換（真值）表、狀態轉換圖、時序圖（波形圖）。

狀態轉換表

狀態轉換圖

時序圖

三、異步時序邏輯電路的分析方法

??與同步時序邏輯電路的分析方法不同的是，在異步時序邏輯電路中，每次電路狀態發生轉換時并不是所有的觸發器都有時鐘信號（你需要找出每次電路狀態轉換時哪些觸發器被觸發哪些不被觸發），而只有那些有 “時鐘信號” 的觸發器才需要用特性方程去計算次態，沒有 “時鐘信號” 的觸發器將保持原來的狀態不變。