SAR ADC簡介

自然界產生的信號，都是模擬信號，比如我們說話的聲音，看到的景色，感受到的溫度、濕度、壓力、流速、光、電、風及個人的呼吸、血壓、體溫、心跳、

體重、血糖，體脂等等。這些模擬信號都得最終放在電腦，手機等數字領域進行處理，存儲或者傳輸，那如何把模擬信號轉換成數字信號呢？就需要一個轉換器芯片，它就是芯片界的翹楚—ADC！

1996 年，以西方為主的33 個國家在奧地利維也納簽署了《瓦森納協定》，規定了高科技產品和技術的出口范圍和國家，其中高端ADC 屬于出口管制的產品，中國也屬于受限制的國家之一，禁運范圍主要是精度超過8 位1.3Gsps 以及16 位以上速度超過65MSPS 的ADC

1、每一臺國產示波器，使用的ADC 芯片都需要美國政府的同意才能進口，同時要承諾不被轉用軍事用途。

2、在相控陣雷達里面，高速度ADC 芯片都是必需品，只能通過第N 方渠道轉道加價獲得。

3、在中興、華為出產的通訊基站，電路板上除了幾顆數字基帶芯片是自產的，其他通信鏈路上RF、PLL、ADC/DAC 乃至外圍測量電源電壓的芯片都見不到國產供應商的身影。

4、一些技術含量很高的關鍵器件高速高精度ADC/DAC 等領域，還完全依賴美國供應商。

5、GS/s 高精度的模數轉換器（ADC）是5G通訊建設中高性能基站的核心器件，也是反導相控陣雷達中所需的關鍵模塊，更是“瓦森納協議”所禁運管控的核心器件，長期以來被國外公司所壟斷，突破GS/s 高精度ADC 的技術壁壘迫在眉睫。

SAR ADC 逐次逼近型，主要應用于中速或較低速、中等精度的數據采集和智能儀器中。具有最寬的采樣速率，雖然它不是最快的，但由于低成本和低功耗使其很受歡迎。SAR ADC 同時也可以達到16 比特的精度。

上圖是不同類型ADC的轉換速率-精度分布圖。

用MATLAB建立簡單的模型

簡單模型如

MATLAB基本操作

在MATLAB中主要用的模塊是simulink，也可以使用代碼編寫，由于是入門本次使用更直觀的模塊仿真。

啟動

simulink的啟動非常的簡單，既可以直接點擊圖像進行啟動，也可以在函數輸入地方輸入simulink進行啟動，如下圖所示

模塊的封裝

在做一個很大的電路的時候經常需要非常大的空間實現一個功能，這樣看起來非常的復雜，需要將完成一個這樣功能的所有電路封裝成一個只有輸入輸出的模塊。這樣有利于進行邏輯的分析。完成這一功能只需要將需要封裝的電路選中，然后右鍵create subsystem from selection 或者快捷鍵 ctrl +G

狀態轉移圖

這是MATLAB中的state flow 在simulink中的new下方可看到 state chart就可以創建這個東西。

條件是有限狀態系統中，條件必須定義在[]括號中。當一個時間發生時，只有當[]括號中的語句為真或非零時，帶有條件標簽的轉移才有效。轉移可以同時擁有事件和條件；條件要放在事件名之后。當轉移標簽既有事件又有條件時，只有當指定的事件發生并且條件為真時轉移才有效。一個流程圖中，以{}表示的動作僅僅是一個可執行的動作。

狀態轉移圖可以對應數字電路中的時序轉移圖，所以這個state flow用于對數字邏輯的建模。

model exploer

image-20201026105333378

在這個工具中用于查看和修改模塊的一些參變量的值，也可以使用其他一些功能。

一些其他模塊

上述已有圖形不在重復

采樣保持電路

ideal DAC

Circuit level 12bit DAC

仿真和顯示

模型的基本工作原理

ADC的基本原理

圖2-1 為一個典型ADC 的基本框圖[26]，包括抗混疊濾波器、采樣保持電路、量化器和編碼器四個部分。首先輸入信號Vin 通過一個抗混疊濾波器，抗混疊濾波器是一個低通濾波器，其目的是用于避免高頻信號在ADC的基帶中造成混疊效應，通常抗混疊濾波器是利用ADC 本身的帶寬有限特性來實現的。根據奈奎斯特（Nyquist）采樣定理[26]：采樣頻率必須至少是原始信號帶寬的2 倍，才能避免原始信號信息的丟失。因此，抗混疊濾波器的截止頻率一般設置為采樣頻率的一半。輸入信號經過抗混疊濾波之后進入一個采樣保持電路，該電路采樣模擬信號并將

其離散化，在保持階段保持電壓固定不變，以便后面量化器能正確量化。離散化的輸入信號通過量化器進行量化，模數轉換即是通過量化步驟來完成。對于一個精度為N 的ADC，參考電壓被量化器分割成2N 個大小相同的子區間，量化步驟通過找到與輸入電壓相對應的子區間即完成了量化。編碼器是將量化輸出的數字位按照一定的規則進行編碼，并最終得到與模擬輸入電壓對應的數字輸出碼，這樣就完成了模擬信號到數字信號的轉換過程。常用的編碼方式有二進制碼、非二進制碼、2 的補碼、溫度計碼和格雷碼等。

SAR ADC 的基本原理

一般來說，差分電容ADC是由一組二進制權重的電容對組成的，從而提高位電容之間的匹配性，同時也能減小寄生電容效應帶來的影響。對于采用電容式DAC結構的SAR A/D轉換器，DAC本身也同時集成了采樣保持的功能。比較器在時鐘信號的控制下比較差分電容DAC的模擬輸出，并將比較結果傳遞到SAR邏輯控制。SAR根據比較器輸出依次得到數字碼并將其鎖存以便轉換完成后進行統一輸出，同時通過相應的邏輯產生控制信號，控制差分電容DAC完成逐次逼近的過程。

第一個比較周期，Vip大于Vin,所以D1=1，同時Vip和Vin分別向共摸電平平移1/4Vref;第二個周期，Vip仍舊大于Vin，所以D2=1，同時Vip和Vin分別向下向上平移1/8Vref;第三個周期，Vip小于Vin,所以D3=0，此時Vip向上平移1/16Vref，而Vin向下平移1/16Vref;這過程沖重復到整個轉換完成。