精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何用Verdi查看UVM環境中的變量?

sanyue7758 ? 來源:處芯積律 ? 2023-06-25 16:01 ? 次閱讀

我們常用的debug UVM的方法是通過打印log實現。有沒有辦法像 debug RTL代碼一樣將 UVM 中變量拉到波形上看呢?答案是有的,下面讓我們看看是怎么做到的。

第一步在UVM compile 的選項里面加入-debug_access+all

da5d8fe4-132d-11ee-962d-dac502259ad0.png

第二步在 simulation 選項中加入下面三個選項-gui=verdi+UVM_VERDI_TRACE="UVM_AWARE+RAL+HIER+COMPWAVE"+UVM_TR_RECORD這里 -gui=verdi是啟動verdi 和vcs聯合仿真。+UVM_VERDI_TRACE這里是記錄 UVM中 register,component 的波形。+UVM_TR_RECORD記錄 transaction的信息

da77a6d6-132d-11ee-962d-dac502259ad0.png

我們 編譯完之后,然后開始跑仿真。跑仿真的時候會跳出下面verdi的界面。

da871eea-132d-11ee-962d-dac502259ad0.png

接下來點擊綠色的箭頭就可以跑仿真

dab06386-132d-11ee-962d-dac502259ad0.png

跑完仿真之后,我們點擊Verdi 里面 UVM這個地方,會出現UVM的環境。

dabe181e-132d-11ee-962d-dac502259ad0.png

下面我們看下 uvm component里面的信息,通過指定一個 component 然后右擊 add to waveform 就可以看 component的信息。

dad70130-132d-11ee-962d-dac502259ad0.png

Sequence里面的信息怎么看呢?下面點擊sequence view 就可以看 sequnce的信息。

dafa4cda-132d-11ee-962d-dac502259ad0.png

我們要看sequence里面的一個變量變化,可以這么做。

先將一個object或者一個sequence添加到watch中。

db10b72c-132d-11ee-962d-dac502259ad0.png

從這個watch中的object或者sequence里面選擇一個變量到 waveform上。重跑simulation,就可以看到對應添加變量的值值。

db2f3512-132d-11ee-962d-dac502259ad0.png

下面是我們在波形上看到sequence里面變量的信息

db421182-132d-11ee-962d-dac502259ad0.png

看register model里面的值也是類似的做法,找到 register view,然后找到 register model 添加 register 到 waveform里面。

db5665d8-132d-11ee-962d-dac502259ad0.png

重跑simulation,就可以看到register值。

db673e8a-132d-11ee-962d-dac502259ad0.png

用verdi debug UVM總體感覺比較麻煩,個人還是喜歡打印log的方式debug。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 仿真
    +關注

    關注

    50

    文章

    4048

    瀏覽量

    133431
  • UVM
    UVM
    +關注

    關注

    0

    文章

    181

    瀏覽量

    19144
  • Verdi
    +關注

    關注

    0

    文章

    22

    瀏覽量

    8762
  • 變量
    +關注

    關注

    0

    文章

    613

    瀏覽量

    28334

原文標題:如何用Verdi查看UVM環境中的變量?

文章出處:【微信號:處芯積律,微信公眾號:處芯積律】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    如何構建UVM寄存器模型并將寄存器模型集成到驗證環境

    ),通常也叫寄存器模型,顧名思義就是對寄存器這個部件的建模。本文要介紹的內容,包括對UVM寄存器模型的概述,如何構建寄存器模型,以及如何將寄存器模型集成到驗證環境。篇幅原因,將在下一篇文章再給出寄存器
    發表于 09-23 14:29

    談談UVMuvm_info打印

    \_file, \`uvm\_line)。當uvm\_report\_enabled(xxx)函數返回為1時,才會執行uvm\_report\_info(xxx)。  參數和變量分析:
    發表于 03-17 16:41

    關于如何用示波器查看串口數據資料下載

    關于如何用示波器查看串口數據
    發表于 04-10 11:16 ?17次下載

    Modelsim uvm庫編譯及執行

    第一句話是設置uvm環境變量,指定uvm的dpi位置。 第二句話是創建work工作目錄。 第三句話是編譯源文件,并且通過-L指定幾個編譯庫。 第三句是執行仿真,調用uvm
    的頭像 發表于 12-01 11:25 ?3836次閱讀
    Modelsim <b class='flag-5'>uvm</b>庫編譯及執行

    如何通過自動化腳本實現Questasim和Verdi的聯合仿真

    : 《VERDI_HOME》/share/PLI/MODELSIM/${PLATFORM}。 首先需要把上面的庫文件路徑添加到系統的環境變量LD_LIBRARY_PATH ,如下:
    的頭像 發表于 06-13 17:00 ?4497次閱讀
    如何通過自動化腳本實現Questasim和<b class='flag-5'>Verdi</b>的聯合仿真

    通過env命令來查看Linux系統當前的環境變量

    在 Linux 系統環境變量是用來定義系統運行環境的一些參數,常見的環境變量有HOME,SHELL,PATH等等。
    的頭像 發表于 01-18 16:10 ?2435次閱讀

    全網最實用的Verdi教程1

    過程,常常用來調試(debug)一些錯誤的情況。Verdi既可以閱讀調試代碼,又可以查看波形,包括數字設計的波形和模擬設計的波形。
    的頭像 發表于 05-05 14:49 ?1.7w次閱讀
    全網最實用的<b class='flag-5'>Verdi</b>教程1

    全網最實用的Verdi教程2

    過程,常常用來調試(debug)一些錯誤的情況。Verdi既可以閱讀調試代碼,又可以查看波形,包括數字設計的波形和模擬設計的波形。
    的頭像 發表于 05-05 14:53 ?8206次閱讀
    全網最實用的<b class='flag-5'>Verdi</b>教程2

    全網最實用的Verdi教程3

    過程,常常用來調試(debug)一些錯誤的情況。Verdi既可以閱讀調試代碼,又可以查看波形,包括數字設計的波形和模擬設計的波形。
    的頭像 發表于 05-05 14:53 ?5546次閱讀
    全網最實用的<b class='flag-5'>Verdi</b>教程3

    何用vcs+verdi仿真Verilog文件并查看波形呢?

    我們以一個簡單的加法器為例,來看下如何用vcs+verdi仿真Verilog文件并查看波形。
    的頭像 發表于 05-08 16:00 ?6358次閱讀
    如<b class='flag-5'>何用</b>vcs+<b class='flag-5'>verdi</b>仿真Verilog文件并<b class='flag-5'>查看</b>波形呢?

    何用vcs+verdi仿真Verilog文件

    我們以一個簡單的加法器為例,來看下如何用vcs+verdi仿真Verilog文件并查看波形。 源文件內容如下:
    的頭像 發表于 05-11 17:03 ?1873次閱讀
    如<b class='flag-5'>何用</b>vcs+<b class='flag-5'>verdi</b>仿真Verilog文件

    Verdi環境配置、生成波形的方法

    Verdi是一個功能強大的debug工具,可以配合不同的仿真軟件進行debug,很多企業常用的就是VCS+Verdi或或者Xcelium(xrun)+Verdi的方式進行代碼的仿真與檢查
    的頭像 發表于 05-29 09:48 ?3484次閱讀
    <b class='flag-5'>Verdi</b><b class='flag-5'>環境</b>配置、生成波形的方法

    有沒有辦法像debug RTL代碼一樣將UVM變量拉到波形上看呢?

    我們常用的debug UVM的方法是通過打印log實現。有沒有辦法像 debug RTL代碼一樣將 UVM 變量拉到波形上看呢?答案是有的,下面讓我們看看是怎么做到的。
    的頭像 發表于 06-29 15:14 ?1466次閱讀
    有沒有辦法像debug RTL代碼一樣將<b class='flag-5'>UVM</b><b class='flag-5'>中</b><b class='flag-5'>變量</b>拉到波形上看呢?

    一文詳解UVM設計模式

    本篇是對UVM設計模式 ( 二 ) 參數化類、靜態變量/方法/類、單例模式、UVM_ROOT、工廠模式、UVM_FACTORY[1]單例模
    的頭像 發表于 08-06 10:38 ?1651次閱讀
    一文詳解<b class='flag-5'>UVM</b>設計模式

    GDB調試如何進行變量查看

    變量查看 變量查看: 最常見的使用便是使用print(可簡寫為p)打印變量內容。 以上述程序為例: gdb helloworld break
    的頭像 發表于 09-26 16:17 ?1901次閱讀