精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vivado中添加時(shí)序約束呢?

冬至子 ? 來源:FPGA入門到精通 ? 作者:未可知摩爾 ? 2023-06-26 15:21 ? 次閱讀

今天介紹一下,如何在Vivado中添加時(shí)序約束,Vivado添加約束的方法有3種:xdc文件、時(shí)序約束向?qū)В–onstraints Wizard)、時(shí)序約束編輯器(Edit Timing Constraints )

一、XDC文件

使用VIvado的“Source文件管理器”直接創(chuàng)建新的xdc文件或者添加已有的xdc文件。

具體步驟如下:

第一步:點(diǎn)擊“+”

圖片

第二步:選擇“Add or create constraints”,點(diǎn)擊“next”

圖片

第三步:如果是添加文件則點(diǎn)擊“Add Files”,如果是新建文件,則點(diǎn)擊“Create File”

圖片

第四步:如果是新建文件,則輸入文件名,點(diǎn)擊“OK”,再點(diǎn)擊“Finish”即可

圖片

這樣就可以,在source界面中的“Constraints”中看到新建的文件。

圖片

雙擊打開新建的xdc文件,寫入約束語(yǔ)句即可。

創(chuàng)建XDC文件的方式很靈活,但在添加約束時(shí)需要謹(jǐn)慎一些,因?yàn)橐恍╁e(cuò)誤的約束可能會(huì)導(dǎo)致電路出錯(cuò)或性能下降。

二、時(shí)序約束向?qū)В–onstraints Wizard)

時(shí)序約束向?qū)荲ivado提供的一個(gè)交互式添加約束工具。

可以幫助用戶通過簡(jiǎn)單的設(shè)置界面來自動(dòng)生成xdc文件中的TIMING約束。

第一步:將HDL代碼綜合

圖片

第二步:點(diǎn)擊VIvado左邊導(dǎo)航欄的“Synthesis”的“Constraints Wizard”。

圖片

第三步:如果未創(chuàng)建xdc文件,vivado會(huì)提示新建新的xdc文件。

圖片

第四步:進(jìn)入時(shí)序約束向?qū)Ы缑?/p>

時(shí)序約束向?qū)前凑罩?a href="http://www.nxhydt.com/tags/時(shí)鐘/" target="_blank">時(shí)鐘約束、衍生時(shí)鐘約束、輸入延遲約束、輸出延遲約束、時(shí)序例外約束、異步時(shí)鐘約束等的順序來依次創(chuàng)建時(shí)鐘約束的。

圖片

點(diǎn)擊下一步,這里只演示填入主時(shí)鐘,輸入時(shí)鐘周期,點(diǎn)擊“skip to finish”。

圖片

圖片

最后點(diǎn)擊finish,生成約束會(huì)自動(dòng)保存到xdc文件中。

三、時(shí)序約束編輯器(Edit Timing Constraints )

時(shí)序約束編輯器是Vivado中提供的可視化界面,用于修改編輯在xdc文件的時(shí)序約束,用戶通過這個(gè)界面可以添加/刪除約束、調(diào)整約束優(yōu)先級(jí)及修改約束屬性。

第一步:將HDL代碼綜合完后,點(diǎn)擊VIvado左邊導(dǎo)航欄的“Synthesis”的“Edit Timing Constraints”。

圖片

第二步:彈出編輯界面,如下圖所示,先在左側(cè)選擇時(shí)序約束類型,再點(diǎn)擊右側(cè)窗口的“+”

號(hào),開始添加時(shí)序約束命令。

圖片

第三步,點(diǎn)擊紅框中“...”,打開搜索端口界面,再點(diǎn)擊“find”按鈕,自動(dòng)彈出搜索到端口號(hào)。

圖片

圖片

第四步:選中需要添加約束的端口,如“clk”,點(diǎn)擊右側(cè)箭頭,移動(dòng)到“選中窗口”,再點(diǎn)擊“set”按鈕。

圖片

圖片

第五步:輸入約束端口名,并設(shè)置時(shí)鐘周期和占空比,點(diǎn)擊“OK”。

圖片

第六步:按“ctrl+s”快捷鍵保存,最下方的預(yù)覽窗口會(huì)顯示設(shè)置的時(shí)鐘約束,而且會(huì)自動(dòng)保存到xdc約束文件中。

圖片

與直接xdc文件相比,時(shí)序約束編輯器提供了時(shí)序約束詳細(xì)的分類和說明,更容易理解和使用。

四、總結(jié)

本文分享了Vivado中常用的添加時(shí)序約束的方法,大家可以按照自己的習(xí)慣和喜好選擇方式即可。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA開發(fā)
    +關(guān)注

    關(guān)注

    1

    文章

    42

    瀏覽量

    14820
  • 時(shí)序約束
    +關(guān)注

    關(guān)注

    1

    文章

    114

    瀏覽量

    13385
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    797

    瀏覽量

    65850
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    VIVADO時(shí)序約束及STA基礎(chǔ)

    時(shí)序約束的目的就是告訴工具當(dāng)前的時(shí)序狀態(tài),以讓工具盡量?jī)?yōu)化時(shí)序并給出詳細(xì)的分析報(bào)告。一般在行為仿真后、綜合前即創(chuàng)建基本的時(shí)序
    的頭像 發(fā)表于 03-11 14:39 ?9477次閱讀

    FPGA主時(shí)鐘約束詳解 Vivado添加時(shí)序約束方法

    在FPGA設(shè)計(jì)時(shí)序約束的設(shè)置對(duì)于電路性能和可靠性都至關(guān)重要。在上一篇的文章,已經(jīng)詳細(xì)介紹了FPGA時(shí)序
    發(fā)表于 06-06 18:27 ?9730次閱讀
    FPGA主時(shí)鐘<b class='flag-5'>約束</b>詳解 <b class='flag-5'>Vivado</b><b class='flag-5'>添加</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>方法

    如何給每個(gè)RM添加約束?對(duì)RM添加約束的步驟有哪些

    在常規(guī)非DFX(Dynamic Function eXchange)的Vivado設(shè)計(jì),我們可能會(huì)碰到給某一個(gè)指定的模塊添加特定的約束
    的頭像 發(fā)表于 08-17 09:22 ?640次閱讀
    如何給每個(gè)RM<b class='flag-5'>添加</b><b class='flag-5'>約束</b>?對(duì)RM<b class='flag-5'>添加</b><b class='flag-5'>約束</b>的步驟有哪些<b class='flag-5'>呢</b>?

    FPGA開發(fā)如何對(duì)整個(gè)設(shè)計(jì)添加時(shí)序約束

    在輸入信號(hào)到輸出信號(hào),因?yàn)榻?jīng)過的傳輸路徑、寄存器、門電路等器件的時(shí)間,這個(gè)時(shí)間就是時(shí)序。開發(fā)工具不知道我們路徑上的要求,我們通過時(shí)序約束來告訴開發(fā)工具,根據(jù)要求,重新規(guī)劃,從而實(shí)現(xiàn)我
    的頭像 發(fā)表于 07-31 14:50 ?6368次閱讀
    FPGA開發(fā)<b class='flag-5'>中</b>如何對(duì)整個(gè)設(shè)計(jì)<b class='flag-5'>添加</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>

    時(shí)序警告,新手求問約束的問題

    過長(zhǎng)的意思(我也不知理解的對(duì)不對(duì)):想問一下各位大蝦,這個(gè)問題該如何處理?看大家說的添加約束是指在VIVADO里面設(shè)置些什么然后布線的時(shí)候就不會(huì)這樣WNS TNS為負(fù)值了么?誠(chéng)心求教
    發(fā)表于 09-06 20:08

    時(shí)序約束時(shí)序分析 ppt教程

    時(shí)序約束時(shí)序分析 ppt教程 本章概要:時(shí)序約束時(shí)序分析基礎(chǔ)常用
    發(fā)表于 05-17 16:08 ?0次下載

    FPGA時(shí)序約束設(shè)計(jì)

    一個(gè)好的FPGA設(shè)計(jì)一定是包含兩個(gè)層面:良好的代碼風(fēng)格和合理的約束時(shí)序約束作為FPGA設(shè)計(jì)不可或缺的一部分,已發(fā)揮著越來越重要的作用。毋庸置疑,
    發(fā)表于 11-17 07:54 ?2478次閱讀
    FPGA<b class='flag-5'>中</b>的<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>設(shè)計(jì)

    Vivado的靜態(tài)時(shí)序分析工具Timing Report的使用與規(guī)范

    過程必須以滿足XDC約束為目標(biāo)來進(jìn)行。那么: 如何驗(yàn)證實(shí)現(xiàn)后的設(shè)計(jì)有沒有滿足時(shí)序要求? 如何在開始布局布線前判斷某些約束有沒有成功設(shè)置?
    發(fā)表于 11-17 18:03 ?3.6w次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>的靜態(tài)<b class='flag-5'>時(shí)序</b>分析工具Timing Report的使用與規(guī)范

    添加時(shí)序約束的技巧分析

    。 在添加全局時(shí)序約束時(shí),需要根據(jù)時(shí)鐘頻率劃分不同的時(shí)鐘域,添加各自的周期約束;然后對(duì)輸入輸出端口信號(hào)
    發(fā)表于 11-25 09:14 ?2519次閱讀

    時(shí)序約束資料包】培訓(xùn)課程Timing VIVADO

    維持嗎? 1、Vivado基本操作流程 2、時(shí)序基本概念 3、時(shí)序基本約束和流程 4、Baselining時(shí)序
    發(fā)表于 08-06 15:08 ?487次閱讀

    何在Vivado應(yīng)用物理優(yōu)化獲得更好的設(shè)計(jì)性能

    物理優(yōu)化是Vivado實(shí)現(xiàn)流程更快時(shí)序收斂的重要組成部分。 了解如何在Vivado應(yīng)用此功
    的頭像 發(fā)表于 11-23 06:06 ?3936次閱讀

    Vivado進(jìn)行時(shí)序約束的兩種方式

    上面我們講的都是xdc文件的方式進(jìn)行時(shí)序約束Vivado還提供了兩種圖形界面的方式,幫我們進(jìn)行時(shí)序
    的頭像 發(fā)表于 03-08 17:17 ?1.9w次閱讀
    <b class='flag-5'>Vivado</b>進(jìn)行<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>的兩種方式

    Vivado設(shè)計(jì)約束功能概述

    XDC約束可以用一個(gè)或多個(gè)XDC文件,也可以用Tcl腳本實(shí)現(xiàn);XDC文件或Tcl腳本都要加入到工程的某個(gè)約束集(set);雖然一個(gè)約束集可以同時(shí)
    的頭像 發(fā)表于 06-30 11:27 ?3524次閱讀

    何在Vivado添加時(shí)序約束

    前面幾篇文章已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束基礎(chǔ)知識(shí)以及常用的時(shí)序約束命令,相信大家已經(jīng)基本掌握了時(shí)序約束
    的頭像 發(fā)表于 06-23 17:44 ?2063次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>Vivado</b><b class='flag-5'>中</b><b class='flag-5'>添加</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>

    Vivado綜合階段什么約束生效?

    Vivado綜合默認(rèn)是timing driven模式,除了IO管腳等物理約束,建議添加必要的時(shí)序約束,有利于綜合邏輯的優(yōu)化,同時(shí)綜合后的de
    的頭像 發(fā)表于 07-03 09:03 ?592次閱讀