精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

T觸發(fā)器的速入門教程(工作原理/真值表/時序圖/電路圖)

科技觀察員 ? 來源:build-electronic-circuits ? 作者:build-electronic-circ ? 2023-06-29 11:37 ? 次閱讀

T觸發(fā)器是一種可以切換其輸出的人字拖。切換意味著將其輸出切換到相反的輸出;1 變?yōu)?0,0 變?yōu)?。這種類型的觸發(fā)器通常用于計數(shù)器和分頻器。

在本快速入門教程中,你將了解其工作原理、真值表以及如何生成真值表。

T 觸發(fā)器符號

T 觸發(fā)器符號

什么是 T 字拖?

觸發(fā)器是通常用于在其輸出上存儲數(shù)字值的組件。它們有一個時鐘 (Clk) 輸入,用于決定何時更新其輸出。

T 觸發(fā)器是一種單輸入觸發(fā)器,可保存或切換其輸出值。

切換,這是名稱中“T”的原因,意味著在兩種狀態(tài)之間切換。如果輸出為 1,則切換會將輸出更改為 0。如果輸出為 0,切換會將輸出更改為 1。

您可以從其他人字拖構(gòu)建 T 觸發(fā)器,例如通過使用 JK 觸發(fā)器并連接 J 和 K 輸入,如下所示:

由JK觸發(fā)器制成的T型觸發(fā)器電路

T型觸發(fā)器電路設計

真值表

一般來說,您可以使用下降沿信號觸發(fā) T 觸發(fā)器,這是從數(shù)字狀態(tài) 0 到 1 ↓ 的變化,或者使用上升沿信號,從 1 到 0 ↑

的變化。以下真值表對應于在上升沿觸發(fā)的觸發(fā)器:

1.png

您可以看到,如果Clk輸入中沒有上升沿,無論您放入T輸入什么,Q輸出都將保持不變。

與前一種情況類似的情況發(fā)生在 T 輸入中有 0 時。即使觸發(fā)器被觸發(fā),如果Q輸出中有0或1,它也會保持這種狀態(tài)。

要獲得切換行為,您必須在 T 輸入中放置一個 1。您將觀察到每次觸發(fā)觸發(fā)器時從 0 到 1 或從 1 到 0

的變化。您可以在下面的時序圖中看到此行為:

T觸發(fā)器時序圖

T型觸發(fā)器的時序圖

構(gòu)建T型觸發(fā)器電路

您可以通過短路 JK 觸發(fā)器的 J 和 K 輸入來構(gòu)建 T

觸發(fā)器。但是,一些網(wǎng)站建議您構(gòu)建如下所示的電路。但這是一個不完整的電路,無法正常工作:

由 JK 觸發(fā)器構(gòu)建的不完整 T 字拖

在紙面上,它似乎有效。但是大多數(shù)發(fā)布此電路的網(wǎng)站沒有提及的是,您需要一個非常短的時鐘脈沖才能工作。

在輸出 (Q)

改變狀態(tài)之前,時鐘脈沖需要變?yōu)楦唠娖剑缓笤俅巫兊汀7駝t,Q輸出將在整個正脈沖持續(xù)時間內(nèi)在1和0之間快速切換。您可以在以下時序圖中看到此行為:

賽車問題

這是一個叫做賽車的問題。但是通過使用邊緣觸發(fā)的JK Flip-Flop很容易解決。

您還可以通過將 D 觸發(fā)器與 XOR 門結(jié)合使用來構(gòu)建功能齊全的 T 觸發(fā)器,如下所示:

邊緣觸發(fā)的 T 觸發(fā)器由 D 觸發(fā)器構(gòu)建邊緣觸發(fā)T觸發(fā)器電路

示例電路:切換 LED

舉一個實際的例子,你可以只使用一個按鈕、T Flip-Flop和一些電阻來切換發(fā)光二極管(LED)。查看以下電路:

電路示例:帶LED的一鍵式燈開關

您可以看到T輸入如何連接到5V,這意味著邏輯1。因此,每次觸發(fā) T 觸發(fā)器時,Q 輸出都會切換其狀態(tài)。

Clk 輸入使用下拉電阻配置,這意味著只要不按下按鈕,Clk 輸入為 0。當您按下按鈕PB1時,Clk輸入將從0變?yōu)?(上升沿信號)。

因此,每次按下PB1時,連接到輸出Q的LED都會打開或關閉。

要組裝上述電路,您需要:

1x T 觸發(fā)器電路(例如,通過組合 CD4013 和 CD4030 )

2x 10 kΩ電阻(R1和R2)

1x 330 Ω電阻器 (R3)

1x 按鈕

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電路圖
    +關注

    關注

    10324

    文章

    10718

    瀏覽量

    528246
  • 真值表
    +關注

    關注

    0

    文章

    25

    瀏覽量

    15165
  • 觸發(fā)器
    +關注

    關注

    14

    文章

    1996

    瀏覽量

    61053
  • 時序圖
    +關注

    關注

    2

    文章

    57

    瀏覽量

    22439
收藏 人收藏

    評論

    相關推薦

    零基礎學FPGA(二)關于觸發(fā)器

    他的特性方程即 這是時序,注意Q端只在時鐘下降沿出變化6、D觸發(fā)器這是D觸發(fā)器的邏輯符號,注意時鐘是高電平有效,R、S端是強迫置位端,D為信號端D
    發(fā)表于 04-07 17:47

    時序邏輯電路的概述和觸發(fā)器

    的對象就是觸發(fā)器。 描述時序電路時通常使用狀態(tài)和狀態(tài),我們分析時序電路的方法通常是比較相鄰的兩種狀態(tài)(即現(xiàn)態(tài)和次態(tài))。 例 1:列出下表
    發(fā)表于 08-23 10:36

    R-S觸發(fā)器真值表 R-S觸發(fā)器工作原理及邏輯功能

    Q端為“1”(即高電平)、Q端為“0”(即低電平)時,稱觸發(fā)器處于“1”狀態(tài);反之,當Q=“0”、Q=“1”時,稱為“0”狀態(tài)。R-S觸發(fā)器真值表1-8。為了使
    發(fā)表于 12-25 17:21

    JK觸發(fā)器 D觸發(fā)器 RS觸發(fā)器 T觸發(fā)器 真值表

    D觸發(fā)器真值表分析: 1. D 觸發(fā)器真值表   Dn   
    發(fā)表于 09-11 23:15 ?1.9w次閱讀

    555作觸發(fā)器工作電路圖

    555作觸發(fā)器工作電路圖
    發(fā)表于 05-19 23:02 ?1309次閱讀
    555作<b class='flag-5'>觸發(fā)器</b><b class='flag-5'>工作</b><b class='flag-5'>電路圖</b>

    單穩(wěn)態(tài)觸發(fā)器電路圖

    1. 555單穩(wěn)態(tài)觸發(fā)器 3.10 單穩(wěn)態(tài)觸發(fā)器電路圖
    發(fā)表于 09-22 11:31 ?3208次閱讀
    單穩(wěn)態(tài)<b class='flag-5'>觸發(fā)器</b><b class='flag-5'>電路圖</b>

    基本RS觸發(fā)器電路圖

    基本RS觸發(fā)器電路圖
    發(fā)表于 10-20 09:49 ?2.4w次閱讀
    基本RS<b class='flag-5'>觸發(fā)器</b><b class='flag-5'>電路圖</b>

    D觸發(fā)器電路圖

    同步式D觸發(fā)器邏輯電路圖
    發(fā)表于 10-20 09:58 ?8813次閱讀
    D<b class='flag-5'>觸發(fā)器</b><b class='flag-5'>電路圖</b>

    觸發(fā)器的輸入電路圖

    觸發(fā)器的輸入電路圖 二極
    發(fā)表于 05-08 13:58 ?711次閱讀
    <b class='flag-5'>觸發(fā)器</b>的輸入<b class='flag-5'>電路圖</b>

    D觸發(fā)器電路圖

    D觸發(fā)器電路圖
    發(fā)表于 05-08 14:26 ?3819次閱讀
    D<b class='flag-5'>觸發(fā)器</b><b class='flag-5'>電路圖</b>

    T觸發(fā)器電路圖

    T觸發(fā)器電路圖
    發(fā)表于 05-08 14:27 ?1w次閱讀
    <b class='flag-5'>T</b><b class='flag-5'>觸發(fā)器</b><b class='flag-5'>電路圖</b>

    時基觸發(fā)器電路圖

    時基觸發(fā)器電路圖
    發(fā)表于 05-18 15:05 ?488次閱讀
    時基<b class='flag-5'>觸發(fā)器</b><b class='flag-5'>電路圖</b>

    CMOS觸發(fā)器的結(jié)構(gòu)與工作原理

    CMOS觸發(fā)器的結(jié)構(gòu)與工作原理     CMOS D觸發(fā)器足主-從結(jié)構(gòu)形式的一種邊沿觸發(fā)器,CMOS T
    發(fā)表于 10-17 08:52 ?7523次閱讀
    CMOS<b class='flag-5'>觸發(fā)器</b>的結(jié)構(gòu)與<b class='flag-5'>工作原理</b>

    rs觸發(fā)器電路圖與rs觸發(fā)器內(nèi)部電路圖

    的輸出連接,其狀態(tài)由主觸發(fā)器的狀態(tài)決定,稱為從觸發(fā)器電路結(jié)構(gòu) 主從RS觸發(fā)器由兩個同步RS觸發(fā)器組成,它們分別稱為主
    發(fā)表于 10-19 19:16 ?3w次閱讀
    rs<b class='flag-5'>觸發(fā)器</b><b class='flag-5'>電路圖</b>與rs<b class='flag-5'>觸發(fā)器</b>內(nèi)部<b class='flag-5'>電路圖</b>

    D觸發(fā)器不同應用下的電路圖詳解

    D 觸發(fā)器或數(shù)據(jù)觸發(fā)器是一種觸發(fā)器,它只有一個數(shù)據(jù)輸入“D”和一個時鐘脈沖輸入, 這種觸發(fā)器也稱為延遲觸發(fā)器,經(jīng)常用于許多
    的頭像 發(fā)表于 01-06 14:19 ?7185次閱讀