當信號在印制電路板上的傳輸時，如果信號的工作頻率不高，在設計時一般不需要考慮阻抗匹配問題，即可獲得較好的信號傳輸質量。而當電路板的工作頻率越來越高，進入射頻段時，系統內的高頻噪聲、串擾等問題造成電路性能下降，因此在高速電路里必須仔細考慮阻抗匹配。

終端匹配的主要目的是實現阻抗匹配以減少信號反射現象的發生，并降低因反射產生的噪聲串擾，而最終提供一個完全阻抗匹配的傳輸環境以確保信號完整性。

終端匹配原理

常用的終端匹配技術主要有戴維南終端匹配技術、串聯終端匹配技術以及二極管終端匹配技術三類。

1、戴維南終端匹配技術

將兩個終端電阻R1和R2分別連接到電源和地上。由于戴維南終端匹配技術的直流電源直接采用電路的電源，所以不必外加電源。在電阻R1和R2的選擇上，原則上是R1與R2并聯等于微帶線特性阻抗Z0才能實現阻抗匹配，因此最簡單的方法為R1=R2=2*Z0，這樣戴維南阻抗Rt=(R1*R2)/(R1+R2)=Z0。

戴維南終端技術對上升時間和傳輸延遲影響不大，所以適用于ECL、TTL、Fast等較高速的電路，但因為直接將終端電阻連接到直流電源上，所以不適合CMOS電路。

2、串聯終端匹配技術

串聯終端匹配技術的電路，它是在驅動級的輸出端串聯一個電阻，該電阻盡可能地接近驅動級，即驅動級輸出和串聯電阻之間的布線盡可能的短，其目的在于使串聯電阻成為驅動級的一部分以達到比較好的電阻匹配，如果驅動級輸出和串聯電阻之間的布線過長，則會出現傳輸線效應而降低串聯電阻的效果。使用串聯電阻時需要注意：

（1）驅動級的波形會因為前端電阻而被截取一半，所以在傳輸線上只有一半的信號。

（2）因為前端電阻，所以接收端所接收到的信號強度為驅動級的一半。

（3）加入前端電阻后，通常上升時間會增加，但反射的信號減小。

（4）串聯電阻值由驅動級的輸出阻抗和傳輸線的特性阻抗來決定R=Z0-R0，其中R為串聯電阻值，Z0為傳輸線的特性阻抗，而R0為驅動級的輸出電阻。

（5）對信號上升時間的影響，可以將電路看成一個簡單的RC低通濾波器，其RC時間常數為Z0C，因此由信號幅度10%上升至信號幅度90%的上升時間為T10%-T90%=2.2Z0RC，即上升時間較慢，但是消化功率較小。其中T10%和T90%分別表示信號幅度10%和信號幅度90%的時間點。

3、二極管終端匹配技術

二極管終端匹配技術的電路，將兩個二極管分別反向并連在電源和地端，這種終端技術適合于傳輸線的阻抗未知時，因為二極管內部的阻抗無法和線路的阻抗匹配，所以該電路無法有效改善反射，但是其主要目的在于可將過沖信號（overshoot和undershoot）限制在VCC+Vf和VGND-Vf的電壓范圍內，防止有太大的噪聲產生并且也可以保護電路元件。

終端匹配仿真實例

在射頻電路板設計中，終端匹配技術在很大程度上決定了一個系統的成敗，在采取合理的匹配措施之前，首先要對無匹配射頻系統中的信號質量有一個直觀的了解，本節主要通過75Ω傳輸線電路仿真來進行討論，仿真實例主要包括：

1、無匹配75Ω傳輸線電路仿真及過充現象觀察

2、采用戴維南終端匹配技術后，75Ω傳輸線電路仿真及過沖現象觀察

3、采用串聯終端匹配技術后，75Ω傳輸線電路仿真及過沖現象觀察。

實現步驟

1、運行ADS，彈出ADS主窗口。利用ADS中的微帶線工具進行計算，進行如下設置，可以計算出微帶線的長度和寬度。

2、建立原理圖仿真

3、完成設置后，進行仿真。

再在數據顯示窗口中插入一個公式計算器，計算相對過沖電壓，單擊[Equation]按鈕。

可以計算出相對過沖電壓0.146

2、戴維南終端匹配技術

通過上一個實驗仿真，我們對終端匹配電路造成的過沖電壓有了一個直觀的認識，要改善這類過沖電壓，戴維南終端匹配技術是一個較好的選擇。

1、打開原理圖“terminal_sim”。將其另存為“terminal_match_parallel”。完成下面的電路圖：

2、仿真的結果如下：

3、串聯終端匹配技術

相比于戴維南終端匹配技術，串聯終端匹配技術實現更為簡單，只需要在電路中加入電阻，使輸入阻抗與傳輸線阻抗進行匹配即可。

1、完成下面的電路圖

2、開始進行仿真：