讀出放大器簡介

存儲器是用于保存信息的記憶設備，如隨機存儲器（RAM）、磁盤（disk）、閃存（Flash）等存儲器均在計算機系統中得到廣泛應用。讀出延遲，功耗，面積/位，和價格/位都屬于存儲器的重要指標（顯然，你不希望自己的手機因為存儲器而續航低，價格貴，速度慢）。讀出放大器是存儲器電路的一個重要組成部分，它屬于讀出電路的一部分（顯然，所有存儲器都要支持讀出操作）。讀出放大器的使用恰恰可以大大降低讀出延遲和讀出功耗，同時與其他降低延遲的功耗的方法相比面積代價較小。

SRAM**位線結構；

我們以一個典型的靜態隨機存儲器（SRAM）為例，來說明讀出放大器的重要性和性能指標要求。如圖是SRAM的位線（差分：BL/BLB）的列結構，當某一行被選中后（相當于選中了希望讀出的數據），該行存儲單元則會根據存儲的數據將位線對的某一條位線下拉，該信號將被后續讀出電路讀出。如果把該行的存儲單元當成數字電路中的一個門（gate），則可以算出該門的扇出在100的數量級，遠遠偏離電路延遲（latency）的最優解數十倍。

由于該門顯然處于關鍵路徑（criticalpath）上，可以想象，如果依靠存儲單元得到軌對軌輸出，不光對存儲器的讀出延遲的影響是災難性的，而且功耗也極大（E(peroperation)=VQ=C~BL~V~DD~^2^ ）。有兩個思路可以改善這個問題：1. 仍然使用大信號讀出（large-signal sensing），通過減小扇出，即減少單對位線上的存儲單元數量如使用多級（hierarchical BL）結構；2.使用小信號讀出（small-signal sensing），即使用讀出放大器將位線的信號放大，意味著不需要軌對軌的位線信號即可讀出存儲單元的數據。我們這里介紹第二個思路。因存儲器陣列的相似結構，讀出放大器不僅在SRAM中使用，在其他種類的存儲器如動態隨機存儲器（DRAM），閃存（Flash Memory）中也得到廣泛使用。

從上面的簡介我們可以得到推出讀出放大器應該具有的特性：1.高速；2.面積小（SRAM可以有1000個以上的讀出放大器）；3.低功耗。然而，我們知道FET的參數如閾值電壓在制造完成前可以看成隨機變量，無法控制。而在數量龐大的讀出放大器的客觀條件下，我們無法對單個讀出放大器的偏移電壓（offset voltage）做校準（calibration），這一點與鎖存型放大器在數據轉換器和高速有線通信中的應用非常不同，因此我們必須使用結構簡單的低偏移讀出放大器。

歷史上多種放大器均被當做讀出放大器使用。對于模擬集成電路學習者最容易理解的讀出放大器則是靜態差分放大器。然而，這類放大器幾乎可以作為反面教材，具有靜態功耗大，無法將小信號放大至軌對軌等缺點。將電流而非電壓作為輸入信號的SRAM讀出放大器在2000年左右曾被研究，因其具有可以忽略輸入電容而幾乎沒有延遲的將存儲單元的驅動電流作為信號放大的優點。

然而，電流讀出放大器電路往往需要多級放大結構，太過復雜而導致面積太大的問題。經過長年的自然選擇，一類讀出放大器脫穎而出，它就是鎖存型讀出放大器。鎖存型讀出放大器具有幾乎所有的優點：高速，面積小/結構簡單，功耗低（無靜態功耗），軌對軌輸出。這里介紹兩種經常被使用的鎖存型讀出放大器。

當然，需要指出的是，本文介紹的電路結構不僅僅只應用于讀出放大器，鎖存型讀出放大器的電路結構如StrongArm鎖存器的電路結構也在存儲器以外的領域作為比較器（comparator）、限幅器（limiter）、鎖存器（latch）被使用，這是由于它們和讀出放大器的功能相似性決定的。這些領域包括但不限于數模轉換電路、串并/并串行轉換器。

基于交叉耦合反相器（Cross-CoupledInverter ）的讀出放大器

交互耦合方向器電路圖；電壓的時間演化和相空間圖；共模/ 差模等效電路；

對任何正反饋放大器的討論都應該從簡單且易于理解的交互耦合方向器開始。功耗：因為正反饋，放大器的輸入信號將被放大至軌對軌。由于這個特性，在放大完成后，該電路的功耗降為零，這是鎖存型放大器普遍的特點。速度：對該電路有了定性的了解后，我們接著理解該正反饋電路的動力學過程。如果選取共模電壓和差模電壓作為獨立變量，我們可以通過基于基爾霍夫方程組的動力學方程組或基于仿真得到如圖所示的動力學相空間圖。從圖中我們可以明顯看出共模電壓和差模電壓是一對正交的變量，意味著兩者獨立變化而不受互相的影響。

事實上我們可以得到其等效電路（如圖）。共模電壓對應的極點是穩定極點，而差模電壓對應的極點是不穩定極點，這兩個極點的位置由負載和反相器跨導決定。由于該電路的線性性直到差模電壓很大時才失效，因此極點的位置和輸入信號的大小決定了該放大器的速度。偏移電壓：由于該放大器只有四個FET，根據pelgrom定律，在設計面積一定的情況下我們因此可以得到非常小的等效輸入偏移電壓。由于正反饋放大器的特點，我們不能使用對靜態放大器的分析方法分析該電路的偏移電壓公式，必須對該電路進行動力學分析，找出各個失配下的亞穩態（metastable point，數學上稱為“Saddle fixed point/鞍點不動點”）和對應的分界線（separatrix，圖中紅色直線，是失配的函數，數學上稱為“stable manifold/穩定流型”）。

實際中基于交互耦合反相器的讀出放大器在其為核心的基礎上加上若干FET控制開關。該讀出放大器的一個重要特點是輸入節點和輸出節點相同。如在SRAM中，輸入共模電壓是VDD，使用最廣泛的讀出放大器則加上兩個FET用于隔離位線電容和一個用于開啟和關閉讀出放大器的FET，而無需在PFET端也加一個開關。有趣的是，利用正反饋特性，交互耦合反相同時也是SRAM 6T存儲單元的核心結構。在DRAM中，由于輸入共模電壓一般為VDD/2，因此需要兩個FET控制開啟關閉，并且由于DRAM需要重新寫入被讀出的存儲單元，因此不能隔離位線（大電容），這也是DRAM讀出一般比SRAM慢的一個重要原因。

SRAM/DRAM**常用的讀出放大器；

StrongArm****鎖存器

StrongArm 電路圖；信號隨時間演化（虛線：V C1 /VC2 ；實線：V O1 /VO2 ）；差模小信號等效電路：采樣；轉移；

StrongArm鎖存器最初由Abidi教授的學生Kobayashi教授于1993年提出，得名于本電路在StrongArm微處理器中的使用。如圖所示，核心FET是M1-M6。這個電路提供了一個方便的方法，將輸入電壓耦合至交互耦合放大器，從而隔離了輸入和輸出端口：輸入電壓信號通過輸入對管轉變成電流信號，該電流信號在輸出端口產生一個初始電壓使交互耦合放大器再生放大至軌對軌信號，因而該電路在SRAM設計者中也被稱為電流鎖存讀出放大器。這個電路的動力學過程有三個階段：采樣，轉移，再生。

每個階段伴隨著一定的信號放大。初始時節點C和輸出節點O均為VDD。采樣階段時，所有交互耦合放大器的FET（M3-M6）均處于關斷，輸入信號在電容CC上積分并在節點C形成一個信號，同時伴隨著節點C的共模電壓下降。轉移階段時，M3和M4開啟并處于飽和區，差模小信號等效電路如圖，該電路只有一個穩定極點:

同時注意到節點C和O的總電荷守恒，因此在此階段輸入信號積分的所有電荷將被轉移至輸出節點并放大（穩定時VC為負），形成再生階段的初始電壓。再生階段的動力學行為則與交互耦合反向器非常相似。在了解了StrongArm鎖存器的原理以后，我們可以得到一個很顯然的結論：即為了保證再生階段的初始信號足夠大（以抵抗FET失配），必須保證輸入對管始終處于飽和區（輸入共模電壓小于VDD-VTN），否則電荷將從輸入對管的等效電阻泄露從而信號放大倍數大大降低。

SRAM中使用的StrongArm鎖存器則存在這個問題，在固定面積的條件下，該讀出放大器的輸入偏移電壓約為之前介紹的讀出放大器的兩倍，這也是StrongArm鎖存器在SRAM應用中的主要缺點。然而，高速的StrongArm鎖存器則要求輸入共模電壓要大，從而將采樣和轉移階段的延遲降低，而基于交互耦合反相器的讀出放大器速度則與輸入共模電壓無關。

這里需要指出，由于在存儲器應用中無法校準偏移電壓，因此噪聲是不重要的。在數據轉換器的應用中，則還要分析噪聲的貢獻。

留一個問題：